特許
J-GLOBAL ID:201703016605601016
絶縁分離された集積回路装置
発明者:
,
,
出願人/特許権者:
代理人 (1件):
特許業務法人深見特許事務所
公報種別:特許公報
出願番号(国際出願番号):特願2016-083661
公開番号(公開出願番号):特開2016-167613
特許番号:特許第6067907号
出願日: 2016年04月19日
公開日(公表日): 2016年09月15日
請求項(抜粋):
【請求項1】 分離された接合型電界効果トランジスタであって、
第一導電型の半導体基板と、
前記基板に埋め込まれた、前記第一導電型と反対の第二導電型である、フロア分離領域と、
誘電体材料を含み、前記基板の表面から下方へ延びる充填されたトレンチであって、前記充填されたトレンチの底部は前記フロア分離領域の上表面の上方に配置される、充填されたトレンチと、
前記充填されたトレンチの底部から少なくとも前記フロア分離領域の前記上表面にまで下方へ延びる、第二導電型の側壁分離領域とを備え、前記側壁分離領域は、前記基板に埋め込まれ、かつ上方へ前記基板の表面までは延びず、前記フロア分離領域と充填されたトレンチと側壁領域とが一体で前記基板の分離されたポケットを囲み、
前記分離されたポケット内の前記基板の前記表面に近接する前記第一導電型のソース領域と、
前記分離されたポケット内の前記基板の前記表面に近接する前記第一導電型のドレイン領域と、
前記ソース領域と前記ドレイン領域との間に配置された前記第二導電型のゲート領域であって、前記トランジスタのチャネル領域は前記ゲート領域と前記フロア分離領域との間の前記分離されたポケットの一領域を含む、ゲート領域と、
前記ゲート領域と前記ドレイン領域との間に配置され、かつ前記ゲート領域に接触する前記第二導電型の低濃度ドープ領域とを備える、分離された接合型電界効果トランジスタ。
IPC (10件):
H01L 21/8234 ( 200 6.01)
, H01L 27/088 ( 200 6.01)
, H01L 27/08 ( 200 6.01)
, H01L 21/8238 ( 200 6.01)
, H01L 27/092 ( 200 6.01)
, H01L 21/8232 ( 200 6.01)
, H01L 27/06 ( 200 6.01)
, H01L 21/8222 ( 200 6.01)
, H01L 21/76 ( 200 6.01)
, H01L 27/095 ( 200 6.01)
FI (7件):
H01L 27/08 102 A
, H01L 27/08 331 A
, H01L 27/08 321 A
, H01L 27/06 F
, H01L 27/06 101 D
, H01L 21/76 L
, H01L 29/80 E
引用特許:
出願人引用 (8件)
-
エピレス基板における分離型の相補型MOS装置
公報種別:公表公報
出願番号:特願2004-529364
出願人:アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド
-
特開昭58-116776
-
特開昭57-143843
全件表示
審査官引用 (7件)
-
エピレス基板における分離型の相補型MOS装置
公報種別:公表公報
出願番号:特願2004-529364
出願人:アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド
-
特開昭58-116776
-
特開昭57-143843
全件表示
前のページに戻る