特許
J-GLOBAL ID:201703017546399565
回路装置、発振器、電子機器及び移動体
発明者:
出願人/特許権者:
代理人 (3件):
竹腰 昇
, 井上 一
, 黒田 泰
公報種別:公開公報
出願番号(国際出願番号):特願2016-086656
公開番号(公開出願番号):特開2017-199946
出願日: 2016年04月25日
公開日(公表日): 2017年11月02日
要約:
【課題】ホールドオーバー解除時にPLL回路がロック状態に収束するまでの時間を短縮できる回路装置、発振器、電子機器及び移動体等を提供すること。【解決手段】回路装置500は、発振信号OSCKに基づく入力信号と基準信号RFCKとの位相比較を行う位相比較部40と、位相比較の結果である位相比較結果データに対するデジタル信号処理を行う処理部50と、デジタル信号処理の後の周波数制御データDFCQにより設定される発振周波数の発振信号OSCKを生成する発振信号生成回路140と、を含む。そして処理部50は、基準信号RFCKの消失又は異常によるホールドオーバーが発生した後、そのホールドオーバーが解除された場合に、ホールドオーバー解除時用データを用いて、デジタル信号処理を行う。【選択図】 図1
請求項(抜粋):
発振信号に基づく入力信号と基準信号との位相比較を行う位相比較部と、
前記位相比較の結果である位相比較結果データに対するデジタル信号処理を行う処理部と、
前記デジタル信号処理の後の周波数制御データにより設定される発振周波数の前記発振信号を生成する発振信号生成回路と、
を含み、
前記処理部は、
前記基準信号の消失又は異常によるホールドオーバーが発生した後、前記ホールドオーバーが解除された場合に、ホールドオーバー解除時用データを用いて、前記デジタル信号処理を行うことを特徴とする回路装置。
IPC (1件):
FI (1件):
Fターム (16件):
5J106AA04
, 5J106CC01
, 5J106CC21
, 5J106CC46
, 5J106DD09
, 5J106DD17
, 5J106DD35
, 5J106DD38
, 5J106DD44
, 5J106EE06
, 5J106EE10
, 5J106GG01
, 5J106HH01
, 5J106KK03
, 5J106KK18
, 5J106LL04
引用特許:
出願人引用 (5件)
-
基準信号発生装置
公報種別:公開公報
出願番号:特願2009-037464
出願人:古野電気株式会社
-
発振器
公報種別:公開公報
出願番号:特願2013-221247
出願人:日本電波工業株式会社
-
半導体集積回路
公報種別:公開公報
出願番号:特願2007-190501
出願人:株式会社ルネサステクノロジ
-
発振器
公報種別:公開公報
出願番号:特願2014-143187
出願人:シナプティクス・ディスプレイ・デバイス合同会社
-
クロック供給装置
公報種別:公開公報
出願番号:特願2000-327129
出願人:日本電気株式会社
全件表示
審査官引用 (4件)
-
基準信号発生装置
公報種別:公開公報
出願番号:特願2009-037464
出願人:古野電気株式会社
-
発振器
公報種別:公開公報
出願番号:特願2013-221247
出願人:日本電波工業株式会社
-
半導体集積回路
公報種別:公開公報
出願番号:特願2007-190501
出願人:株式会社ルネサステクノロジ
-
発振器
公報種別:公開公報
出願番号:特願2014-143187
出願人:シナプティクス・ディスプレイ・デバイス合同会社
全件表示
前のページに戻る