特許
J-GLOBAL ID:201703020771791262

信号処理回路

発明者:
出願人/特許権者:
代理人 (1件): 國分 孝悦
公報種別:特許公報
出願番号(国際出願番号):特願2013-001896
公開番号(公開出願番号):特開2014-135604
特許番号:特許第6098171号
出願日: 2013年01月09日
公開日(公表日): 2014年07月24日
請求項(抜粋):
【請求項1】 入力アナログデータ信号を遅延して異なる遅延時間の信号を複数のタップに出力する遅延線と、 クロック信号に同期した位相で前記複数のタップの信号をそれぞれサンプリングする複数の同期回路とを有し、 前記複数の同期回路は、各々の前記タップの同一の信号を異なる位相でサンプリングして複数の信号を出力し、 前記クロック信号の周期は、前記複数のタップの信号の遅延時間の最大値より長く、 前記複数の同期回路は、 相互に同一の第1の位相で前記複数のタップの信号をそれぞれサンプリングする第1の群の複数の同期回路と、 相互に同一の前記第1の位相とは異なる第2の位相で前記複数のタップの信号をそれぞれサンプリングする第2の群の複数の同期回路とを有することを特徴とする信号処理回路。
IPC (2件):
H03M 3/02 ( 200 6.01) ,  H03M 1/12 ( 200 6.01)
FI (2件):
H03M 3/02 ,  H03M 1/12 C
引用特許:
審査官引用 (5件)
全件表示
引用文献:
審査官引用 (1件)

前のページに戻る