特許
J-GLOBAL ID：201703021473087583

半導体装置

発明者：
鳥居 克行

鳥居 克行 について


出願人/特許権者：
サンケン電気株式会社

サンケン電気株式会社 について


代理人 (2件)： 堀 城之 ,  前島 幸彦
公報種別：特許公報
出願番号（国際出願番号）：特願2013-035714
公開番号（公開出願番号）：特開2014-165364
特許番号：特許第6135181号
出願日： 2013年02月26日
公開日（公表日）： 2014年09月08日
請求項（抜粋）：
【請求項1】 一方向に延伸して半導体層の表面に形成された溝部でありゲート電極をそれぞれの内部に具備する複数のデバイストレンチが半導体層の表面に形成され、複数の前記ゲート電極が並列にバスライン配線に接続された構成を具備する半導体装置であって、 前記デバイストレンチと、 前記複数のデバイストレンチを各々の一端で接続し前記一方向と交差する方向に延伸する溝部である外周トレンチと、 前記外周トレンチにおける前記デバイストレンチが接続された側と反対側において前記外周トレンチに接続され、前記一方向に延伸する溝部である接続トレンチと、 前記接続トレンチにおける前記外周トレンチと接続された側と反対側の端部に設けられた補助トレンチと、 が一体化されたトレンチが前記半導体層の表面に形成され、 前記トレンチ内において、前記半導体層の表面よりも低い位置まで前記ゲート電極を構成する配線材料が充填され、 前記補助トレンチ上において前記配線材料と前記バスライン配線が接続され、 隣接する2本の前記補助トレンチの間において、 前記半導体層の表面に、前記一方向に延伸して前記補助トレンチ及び/又は前記接続トレンチよりも浅く形成され、前記配線材料が内部に充填された溝部である電界緩和トレンチが形成されたことを特徴とする半導体装置。
IPC (3件)：
H01L 29/78 ( 200 6.01) ,  H01L 29/739 ( 200 6.01) ,  H01L 29/06 ( 200 6.01)
FI (5件)：
H01L 29/78 652 K ,  H01L 29/78 653 C ,  H01L 29/78 655 F ,  H01L 29/78 652 N ,  H01L 29/06 301 M
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM