特許
J-GLOBAL ID：201803011896287645

書き込みカウントに基づいて書き込みパラメータを調整する装置および方法

発明者：
カワミ,シェコウフェ

カワミ,シェコウフェ について

, 
サンダラム,ラジェシュ

サンダラム,ラジェシュ について


出願人/特許権者：
マイクロン テクノロジー, インク.

マイクロン テクノロジー, インク. について


代理人 (2件)： 大菅 義之 ,  野村 泰久
公報種別：公表公報
出願番号（国際出願番号）：特願2018-521640
公開番号（公開出願番号）：特表2018-532219
出願日： 2016年10月18日
公開日（公表日）： 2018年11月01日
要約：
本発明の1つの実施形態に従って、装置が開示される。装置は、複数のメモリセルを有するメモリアレイを含む。装置は、メモリアレイに接続され、制御信号に応答して書き込み操作を行うように構成されたメモリアクセス回路を、さらに含む。装置は、メモリアクセス回路に接続され、少なくとも部分的には、メモリアクセス回路によって行われた書き込み操作の数に応じた一連の書き込みパラメータを適用するように構成され、一連の書き込みパラメータに応じて複数のメモリセルに書き込み操作を行うために、メモリアクセス回路に制御信号を提供するようにさらに構成された制御ロジックをさらに含む。【選択図】図1B
請求項（抜粋）：
複数のメモリセルを有するメモリアレイと、 前記メモリアレイに接続され、制御信号に応答して書き込み操作を行うように構成されたメモリアクセス回路と、 前記メモリアクセス回路に接続され、少なくとも部分的には、前記メモリアクセス回路によって行われた書き込み操作の数に応じた一連の書き込みパラメータを適用するように構成され、前記一連の書き込みパラメータに応じて前記複数のメモリセルに書き込み操作を行うために、前記メモリアクセス回路に制御信号を提供するようにさらに構成された制御ロジック を備える装置。
IPC (3件)：
G11C 13/00 ,  G11C 16/34 ,  G11C 16/10
FI (6件)：
G11C13/00 480Z ,  G11C13/00 210 ,  G11C13/00 270A ,  G11C13/00 270G ,  G11C16/34 163 ,  G11C16/10 140
Fターム (6件)：
5B225BA17 ,  5B225CA27 ,  5B225DB32 ,  5B225DD05 ,  5B225EA10 ,  5B225FA01
引用特許：
出願人引用 (2件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM