特許
J-GLOBAL ID：201803017545658076

薄膜トランジスタ及びその作製方法、アレイ基板並びに表示装置

発明者：
王 祖 強

王 祖 強 について

, 
楊 玉 清

楊 玉 清 について


出願人/特許権者：
京東方科技集團股▲ふん▼有限公司

京東方科技集團股▲ふん▼有限公司 について


代理人 (2件)： 寺山 啓進 ,  松永 宣行
公報種別：公表公報
出願番号（国際出願番号）：特願2017-520462
公開番号（公開出願番号）：特表2018-525806
出願日： 2016年01月04日
公開日（公表日）： 2018年09月06日
要約：
本発明は、薄膜トランジスタ及びその作製方法、アレイ基板並びに表示装置を開示する。上記薄膜トランジスタの作製方法において、基板を用意することと、ゲート電極、ゲート電極絶縁層、非晶質シリコン活性層、上記活性層の長手方向に沿う少なくとも1本の溝と上記活性層の幅方向に沿う少なくとも1本の溝からなるパターンが上記非晶質シリコン活性層から離れた面に形成されたキャッピング層を順に上記基板に作製することと、上記非晶質シリコン活性層のレーザアニーリング処理により、上記非晶質シリコン活性層を低温ポリシリコン活性層に転換することと、上記キャッピング層を除去することとを含む。
請求項（抜粋）：
薄膜トランジスタの作製方法において、 基板を用意することと、 ゲート電極、ゲート電極絶縁層、非晶質シリコン活性層、上記活性層の長手方向に沿う少なくとも1本の溝と上記活性層の幅方向に沿う少なくとも1本の溝からなるパターンが上記非晶質シリコン活性層から離れた面に形成されたキャッピング層を順に上記基板に作製することと、 上記非晶質シリコン活性層のレーザアニーリング処理により、上記非晶質シリコン活性層を低温ポリシリコン活性層に転換することと、 上記キャッピング層を除去することを含む薄膜トランジスタの作製方法。
IPC (3件)：
H01L 21/336 ,  H01L 29/786 ,  G02F 1/136
FI (4件)：
H01L29/78 627G ,  H01L29/78 627C ,  H01L29/78 626C ,  G02F1/1368
Fターム (24件)：
2H192AA24 ,  2H192CB05 ,  2H192CB34 ,  2H192HA44 ,  2H192HA82 ,  5F110AA06 ,  5F110AA17 ,  5F110BB01 ,  5F110CC05 ,  5F110DD01 ,  5F110DD02 ,  5F110DD13 ,  5F110DD14 ,  5F110FF02 ,  5F110FF03 ,  5F110GG02 ,  5F110GG13 ,  5F110HK07 ,  5F110PP03 ,  5F110PP11 ,  5F110PP15 ,  5F110PP23 ,  5F110PP24 ,  5F110QQ02
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM