特許
J-GLOBAL ID：201903007887570580

キャリア基板及び上記キャリア基板を用いた半導体パッケージの製造方法

発明者：
リー、ジェ エアン

リー、ジェ エアン について

, 
ジェオン、タエ スン

ジェオン、タエ スン について

, 
コ、ヨン グワン

コ、ヨン グワン について

, 
チョイ、イク ジュン

チョイ、イク ジュン について

, 
ビュン、ジュン ソー

ビュン、ジュン ソー について


出願人/特許権者：
サムソン エレクトロ-メカニックス カンパニーリミテッド.

サムソン エレクトロ-メカニックス カンパニーリミテッド. について


代理人 (1件)： 龍華国際特許業務法人
公報種別：公開公報
出願番号（国際出願番号）：特願2018-044712
公開番号（公開出願番号）：特開2019-102779
出願日： 2018年03月12日
公開日（公表日）： 2019年06月24日
要約：
【課題】分離防止設計が導入された新しいタイプのキャリア基板、及びこれを用いて半導体パッケージを製造する方法を提供する。【解決手段】本発明は、コア層と、上記コア層上に配置された第1金属層と、上記第1金属層上に配置された離型層と、上記離型層上に配置された第2金属層と、を含み、上記第1金属層、上記離型層、及び上記第2金属層のうち少なくとも一つの層は、上記コア層の面積よりも小さい面積を有する複数の単位パターン部を構成するキャリア基板、及び上記キャリア基板を用いた半導体パッケージの製造方法に関するものである。【選択図】図9
請求項（抜粋）：
コア層と、 前記コア層上に配置された第1金属層と、 前記第1金属層上に配置された離型層(release layer)と、 前記離型層上に配置された第2金属層と、を含み、 前記第1金属層、前記離型層、及び前記第2金属層のうち少なくとも一つの層は、前記コア層の面積よりも小さい面積を有する複数の単位パターン部を構成する、キャリア基板。
IPC (5件)：
H05K 3/46 ,  H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H05K 3/00
FI (5件)：
H05K3/46 B ,  H01L25/08 H ,  H05K3/46 Q ,  H05K3/46 E ,  H05K3/00 X
Fターム (24件)：
5E316AA05 ,  5E316AA15 ,  5E316AA22 ,  5E316AA35 ,  5E316BB15 ,  5E316CC16 ,  5E316CC31 ,  5E316CC32 ,  5E316CC33 ,  5E316CC34 ,  5E316CC37 ,  5E316CC38 ,  5E316CC39 ,  5E316CC40 ,  5E316DD02 ,  5E316DD03 ,  5E316DD17 ,  5E316DD22 ,  5E316DD32 ,  5E316DD44 ,  5E316EE33 ,  5E316FF04 ,  5E316HH11 ,  5E316JJ02
引用特許：
出願人引用 (10件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM