特許
J-GLOBAL ID:201903014988011448

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (3件): 特許業務法人弥生特許事務所 ,  井上 俊夫 ,  三井田 友昭
公報種別:特許公報
出願番号(国際出願番号):特願2016-057341
公開番号(公開出願番号):特開2017-174902
特許番号:特許第6583081号
出願日: 2016年03月22日
公開日(公表日): 2017年09月28日
請求項(抜粋):
【請求項1】 上面に第1の層の表面が露出していると共に前記第1の層に凹部が形成され、前記凹部の側壁が第2の層により被覆された半導体装置製造用の基板の上に処理ガスを供給して第3の層を形成し、当該第3の層により前記凹部を埋め込む前段工程と、 次に前記第3の層をエッチングし、前記第1の層の上面が露出すると共に凹部内に第3の層が残った状態でエッチングを停止するエッチング工程と、 その後、基板の上に処理ガスを供給して第3の層を形成し、当該第3の層により前記凹部を埋め込む後段工程と、を含み、 前記第1の層はシリコン酸化層であり、前記第2の層は窒化シリコン層であり、前記第3の層は窒化シリコン層であることと、 前記処理ガスを供給した時に、第1の層の表面におけるインキュベーションタイムが第2の層の表面におけるインキュベーションタイムよりも長いことと、を特徴とする半導体装置の製造方法。
IPC (4件):
H01L 21/318 ( 200 6.01) ,  H01L 21/306 ( 200 6.01) ,  C23C 16/42 ( 200 6.01) ,  H01L 21/31 ( 200 6.01)
FI (4件):
H01L 21/318 M ,  H01L 21/306 E ,  C23C 16/42 ,  H01L 21/31 B
引用特許:
出願人引用 (10件)
全件表示
審査官引用 (10件)
全件表示

前のページに戻る