文献

J-GLOBAL ID：202002268984183033   整理番号：20A1856649

SA法のコスト関数として配置品質判定ニューラルネットワークを用いた再構成可能デバイスの配置アルゴリズムの提案

Proposal of Reconfigurable Device Placement Algorithm Using Placement Quality Judgment Neural Network as Cost Function of SA Method

著者 (5件)： 夏目優一 (広島市大 大学院情報科学研究科) ,  鎌田時生 (広島市大 大学院情報科学研究科) ,  窪田昌史 (広島市大 大学院情報科学研究科) ,  谷川一哉 (広島市大 大学院情報科学研究科) ,  弘中哲夫 (広島市大 大学院情報科学研究科)
資料名： 電子情報通信学会技術研究報告(Web)  (IEICE Technical Report (Web))
巻： 120  号： 36(RECONF2020 1-18)  ページ： 71-76 (WEB ONLY)  発行年： 2020年05月21日 
JST資料番号： U2030A  ISSN： 2432-6380  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 再構成可能デバイスでは,配置配線結果によってその回路性能が大きく異なるため,できるだけ最適な配置配線を行う必要がある.しかし,従来コスト関数を用いたSA法は正確なコスト値を算出できないという問題点があり,最適な配置配線を行うことが難しい.そこで,ニューラルネットワークをコスト関数として導入することを提案する.本稿では,従来コスト関数単体よりも従来コスト関数とニューラルネットワークを組み合わせることで配線成功率や平均配線長を大幅に改善することができた.(著者抄録)

シソーラス用語： *シミュレーテッドアニーリング ,  *費用関数 ,  *利用 ,  *ハードウェア ,  *解析 ,  回路特性 ,  長さ ,  確率 ,  比率
準シソーラス用語： *アルゴリズム解析 ,  *コスト関数 ,  *シミュレートアニーリング ,  *ニューラルネットワーク応用 ,  回路性能 ,  *再構成可能ハードウェア ,  成功率 ,  配線長

分類 (3件)： 半導体集積回路  (NC03162T) ,  人工知能  (JE08000Z) ,  計算理論  (JB02000A)

引用文献 (7件)：

• 鎌田 時生,窪田 昌史,谷川 一哉,弘中 哲夫,“コスト関数にニューラルネットワークを導入した論理素子配置アルゴリズムの検討,” 信学技報, vol. 119, no. 208, RECONF2019-23, pp. 13-18, 2019.
• 藤石秀仁,鎌田時生,弘中哲夫,谷川一哉,窪田昌史,“細粒度再構成可能デバイスMPLDにおけるディープラーニングを用いた論理素子配置の良し悪し判定,” 信学技報, vol. 118, no. 334, VLD2018-48, pp. 71-76, 2018.
• Malgorzata Marek-Sadowska, “Orthogonal greedy coupling - a new optimization approach to 2-D FPGA routing,” in Proc.DAC’95, pp.568-573, 1995.
• Yao-Wen Chang, D. F. Wong, and C. K. Wong, “Universal switch-module design for symmetric-array-based fp-gas. In Fourth International ACM Symposium on FieldProgrammable Gate Arrays,” pp. 80-86, 1996.
• Steven J. E. Wilton, “Architectures and algorithms for fieldprogrammable gate arrays with embedded memory,” 1997.

タイトルに関連する用語 (6件)： SA ,  コスト関数 ,  ニューラルネットワーク ,  再構成可能 ,  アルゴリズム ,  提案