特許
J-GLOBAL ID：202003001954585239
半導体装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
特許業務法人ゆうあい特許事務所
公報種別：特許公報
出願番号（国際出願番号）：特願2016-018265
公開番号（公開出願番号）：特開2017-063172
特許番号：特許第6701767号
出願日： 2016年02月02日
公開日（公表日）： 2017年03月30日
請求項（抜粋）：
【請求項1】 導電性の基板(1)と、
前記基板上に形成され、ドリフト領域を構成する第1のGaN系半導体層(2)および前記第1のGaN系半導体層よりもバンドギャップエネルギーが大きい第2のGaN系半導体層(3)を有するヘテロジャンクション構造を少なくとも1つ備えたチャネル形成層と、
前記第2のGaN系半導体層に接して形成され、互いに離されて形成された第1電極(4)および第2電極(5)と、を有し、
前記第1のGaN系半導体層と前記第2のGaN系半導体層との界面における前記第1のGaN系半導体層側に、分極で生成される2次元電子ガスによるキャリアが形成されることで電流を流し、
前記基板が接地電位とされており、
前記第1電極をゲート電極とすると共に前記第2電極をドレイン電極とし、
前記第2のGaN系半導体層に接するように、前記第1電極を挟んで前記第2電極の反対側にソース電極を構成する第3電極(7)を備え、
さらに、前記第1電極と前記第2電極との間において、前記第2のGaN系半導体層の上にGaN系半導体にて構成された電界緩和層(8)が備えられていると共に、該電界緩和層の上に前記第3電極と同電位とされる第4電極(9)が備えられることで、
前記第1電極と前記第2電極および前記第3電極の3端子に加えて、前記第4電極を含めた4端子を有し、
前記第4電極と前記第2電極との間の距離(L)が前記第1のGaN系半導体層および前記第2のGaN系半導体層によるヘテロジャンクション構造の厚み(D)よりも長くされ、
前記ドリフト領域を構成する前記第4電極と前記第2電極との間において、前記第1のGaN系半導体層の分極による電荷を含めて、前記第1のGaN系半導体層と前記第2のGaN系半導体層に含まれる電荷の総固定電荷量が0.5×1013〜1.5×1013cm-2の範囲内とされ、
前記電界緩和層がi型のGaN層もしくはp型のGaN層によって構成されている半導体装置。
IPC (5件)：
H01L 21/338 ( 200 6.01)
, H01L 29/778 ( 200 6.01)
, H01L 29/812 ( 200 6.01)
, H01L 21/28 ( 200 6.01)
, H01L 29/41 ( 200 6.01)
H01L 29/80 H
, H01L 21/28 301 B
, H01L 29/44 Y
