特許
J-GLOBAL ID：202003002314651487

SRAMのSEU軽減のための小型自己整合イオン注入トランジスタ縁抵抗器

発明者：
ポール・エス・フェフィナー

ポール・エス・フェフィナー について


出願人/特許権者：
ハネウェル・インターナショナル・インコーポレーテッド

ハネウェル・インターナショナル・インコーポレーテッド について


代理人 (5件)： 小野 新次郎 ,  小林 泰 ,  竹内 茂雄 ,  山本 修 ,  大房 直樹
公報種別：特許公報
出願番号（国際出願番号）：特願2016-090129
公開番号（公開出願番号）：特開2017-022362
特許番号：特許第6746365号
出願日： 2016年04月28日
公開日（公表日）： 2017年01月26日
請求項（抜粋）：
【請求項1】 相補型金属酸化物半導体(CMOS)デバイス(12、101、102、103、104、105、106、111)であって、 第1絶縁体(32)上に配置された第1半導体ウェル(36)であって、第1ドーピング型を有する、第1半導体ウェルと、 前記第1半導体ウェル上に配置された第2絶縁体(50)と、 ソースと、 ドレインと、 前記第2絶縁体上に配置されたゲート層(52)であって、前記ソースおよび前記ドレインは前記ゲート層の反対側にある、ゲート層と、 前記第2絶縁体に隣接し、前記第1半導体ウェルの側壁縁上に配置された自己整合トランジスタ側壁縁抵抗器(20)であって、前記第1ドーピング型とは逆である第2ドーピング型を有する、自己整合トランジスタ側壁縁抵抗器と、 を含み、 前記自己整合トランジスタ側壁縁抵抗器は、前記ソースと前記ドレインの間に導電路を形成する、 相補型金属酸化物半導体デバイス。
IPC (3件)：
H01L 29/786 ( 200 6.01) ,  H01L 21/8244 ( 200 6.01) ,  H01L 27/11 ( 200 6.01)
FI (3件)：
H01L 29/78 613 B ,  H01L 27/11 ,  H01L 29/78 613 A
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM