特許
J-GLOBAL ID：201103059001207391

半導体装置及びその製造方法

発明者：
柴田 眞弓

柴田 眞弓 について


出願人/特許権者：
OKIセミコンダクタ株式会社

OKIセミコンダクタ株式会社 について


代理人 (3件)： 前田 実 ,  山形 洋一 ,  篠原 昌彦
公報種別：公開公報
出願番号（国際出願番号）：特願2009-278559
公開番号（公開出願番号）：特開2011-124272
出願日： 2009年12月08日
公開日（公表日）： 2011年06月23日
要約：
【課題】エンハンスメント型FETとディプレッション型FETとを集積する場合に製造工程数の削減を実現できる半導体装置の製造方法を提供する。【解決手段】この製造方法は、アクティブ領域11を横断しゲート電極10Aよりも長さが短いゲート電極10Bを形成する工程と、ゲート電極10A,10Bをマスクとして、アクティブ領域11に不純物を斜めイオン注入することにより、ゲート電極10Aのゲート長方向両側の領域に互いに連続しない不純物拡散領域20a,20bを形成するとともに、ゲート電極10Bのゲート長方向両側の一方の領域から他方の領域に亘って連続する不純物拡散領域20g,20hを形成する斜めイオン注入工程とを含む。【選択図】図4
請求項（抜粋）：
エンハンスメント型電界効果トランジスタとディプレッション型電界効果トランジスタとが半導体基板上に集積された半導体装置の製造方法であって、 前記半導体基板において素子分離領域に囲まれたアクティブ領域を形成する工程と、 前記アクティブ領域を当該アクティブ領域の幅方向に横断する第1のゲート電極を前記半導体基板の主面上に形成するとともに、前記アクティブ領域を前記幅方向に横断し且つ前記第1のゲート電極よりも前記幅方向の長さが短い第2のゲート電極を前記主面上に形成する工程と、 前記第1及び第2のゲート電極をマスクとして、前記半導体基板の主面の法線に対して斜め方向から前記アクティブ領域に不純物をイオン注入することにより、前記第1のゲート電極のゲート長方向両側の領域に互いに連続しない第1及び第2の不純物拡散領域を形成するとともに、前記第2のゲート電極のゲート長方向両側の一方の領域から他方の領域に亘って連続する第3の不純物拡散領域を形成する斜めイオン注入工程と、 前記アクティブ領域における前記第1のゲート電極のゲート長方向両側に第1ソース領域及び第1ドレイン領域を形成するとともに、前記アクティブ領域における前記第2のゲート電極のゲート長方向両側に第2ソース領域及び第2ドレイン領域を形成する工程と を含むことを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/823 ,  H01L 27/088 ,  H01L 29/78
FI (2件)：
H01L27/08 311C ,  H01L29/78 301H
Fターム (27件)：
5F048AA09 ,  5F048AB01 ,  5F048AB10 ,  5F048AC02 ,  5F048BA01 ,  5F048BB01 ,  5F048BB03 ,  5F048BC06 ,  5F048BD04 ,  5F048BG12 ,  5F048BG13 ,  5F140AA40 ,  5F140AB02 ,  5F140AC02 ,  5F140BA01 ,  5F140BF01 ,  5F140BF04 ,  5F140BG08 ,  5F140BG12 ,  5F140BG14 ,  5F140BG52 ,  5F140BG53 ,  5F140BH14 ,  5F140BH15 ,  5F140BK02 ,  5F140BK14 ,  5F140BK21
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM