特許
J-GLOBAL ID：202003002886143954

パワーオンリセット回路

発明者：
佐藤 征幸

佐藤 征幸 について


出願人/特許権者：
新日本無線株式会社

新日本無線株式会社 について


公報種別：特許公報
出願番号（国際出願番号）：特願2016-098589
公開番号（公開出願番号）：特開2017-208636
特許番号：特許第6741341号
出願日： 2016年05月17日
公開日（公表日）： 2017年11月24日
請求項（抜粋）：
【請求項1】 第1電源端子にソースが接続されゲートが第2電源端子に接続された第1導電型の第1トランジスタと、該第1導電型の第1トランジスタのドレインに一端が接続されたキャパシタと、該キャパシタの他端と第2電源端子との間に接続された電流源回路と、前記キャパシタと前記電流源回路の共通接続点に入力端子が接続され前記第1電源端子と前記第2電源端子の電圧を電源とする第1インバータとを備え、前記電流源回路は、前記第1インバータの出力信号が第1論理のとき小さな電流に設定され、第2論理のとき大きな電流に設定されるパワーオンリセット回路において、 前記電流源回路は、第1カレントミラー回路と第2カレントミラー回路と第2インバータからなり、 前記第1カレントミラー回路は、前記第1電源端子にソースが接続された第1導電型の第2トランジスタと、該第1導電型の第2トランジスタのドレインとゲートにドレインとゲートが共通接続された第2導電型の第1トランジスタと、該第2導電型の第1トランジスタのソースにドレインとゲートが接続され、ソースに前記第2電源が接続された第2導電型の第2トランジスタと、該第2導電型の第2トランジスタのゲートとドレインにゲートが接続され、ソースが前記第2電源端子に接続され、ドレインが前記第1インバータの入力端子に接続された第2導電型の第3トランジスタとで構成され、 前記第2カレントミラー回路は、前記第1電源端子にソースが接続された第1導電型の第3トランジスタと、該第1導電型の第3トランジスタのドレインとゲートにドレインとゲートが共通接続された第2導電型の第4トランジスタと、該第2導電型の第4トランジスタのソースにドレインとゲートが接続され、ソースに前記第2電源が接続された第2導電型の第5トランジスタと、該第2導電型の第5トランジスタのゲートとドレインにゲートが接続され、ソースが前記第2電源端子に接続され、ドレインが前記第1インバータの入力端子に接続された第2導電型の第6トランジスタと、該第2導電型の第6トランジスタのゲートにドレインが接続され、ソースが前記第2電源端子に接続された第2導電型の第7トランジスタとで構成され、 前記第2インバータは、入力端子が前記第1インバータの出力端子に接続され、出力端子が前記第2導電型の第7トランジスタのゲートに接続され前記第1電源端子と前記第2電源端子の電圧を電源とする、 ことを特徴とするパワーオンリセット回路。
IPC (2件)：
H03K 17/22 ( 200 6.01) ,  H03K 17/16 ( 200 6.01)
FI (2件)：
H03K 17/22 E ,  H03K 17/16 D
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM