特許
J-GLOBAL ID：202003003022630540

積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法

発明者：
山内 康平

山内 康平 について

, 
西坂 康弘

西坂 康弘 について

, 
小林 玄樹

小林 玄樹 について

, 
和泉 達也

和泉 達也 について

, 
海沼 泰明

海沼 泰明 について


出願人/特許権者：
株式会社村田製作所

株式会社村田製作所 について


代理人 (2件)： 西澤 均 ,  野末 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2018-235298
公開番号（公開出願番号）：特開2020-098816
出願日： 2018年12月17日
公開日（公表日）： 2020年06月25日
要約：
【課題】積層セラミックコンデンサのESRを低減する。【解決手段】積層セラミックコンデンサ10は、誘電体層12と内部電極13とが交互に複数積層され、積層方向Tに相対する第1および第2の主面16a、16bと、幅方向に相対する第1および第2の側面と、長さ方向Lに相対する第1および第2の端面15a、15bとを有するセラミック素体11と、少なくともセラミック素体11の第1の端面15aの一部および第2の端面15bの一部に設けられている外部電極14a、14bとを備える。外部電極14a、14bは、少なくとも第1の端面15aの一部および第2の端面15bの一部に設けられている下地電極層141a、141bと、Pを含有し、少なくとも下地電極層の一部を覆うように設けられている第1のめっき層142a、142bと、少なくとも第1のめっき層の一部を覆うように設けられている第2のめっき層143a、143bとを備える。【選択図】図2
請求項（抜粋）：
誘電体層と内部電極とが交互に複数積層され、積層方向において相対する第1の主面および第2の主面と、前記積層方向と直交する幅方向において相対する第1の側面および第2の側面と、前記積層方向および前記幅方向と直交する長さ方向において相対する第1の端面および第2の端面とを有するセラミック素体と、 少なくとも前記セラミック素体の前記第1の端面の一部および前記第2の端面の一部に設けられている外部電極と、 を備え、 前記外部電極は、 少なくとも前記セラミック素体の前記第1の端面の一部および前記第2の端面の一部に設けられている下地電極層と、 Pを含有し、少なくとも前記下地電極層の一部を覆うように設けられている第1のめっき層と、 少なくとも前記第1のめっき層の一部を覆うように設けられている第2のめっき層と、 を備えることを特徴とする積層セラミックコンデンサ。
IPC (1件)：
H01G 4/30
FI (5件)：
H01G4/30 516 ,  H01G4/30 517 ,  H01G4/30 201G ,  H01G4/30 311E ,  H01G4/30 201F
Fターム (36件)：
5E001AB03 ,  5E001AC04 ,  5E001AC09 ,  5E001AD04 ,  5E001AF03 ,  5E001AF06 ,  5E001AH01 ,  5E001AH05 ,  5E001AH07 ,  5E001AH09 ,  5E001AJ01 ,  5E001AJ02 ,  5E001AJ03 ,  5E082AA01 ,  5E082AB03 ,  5E082BC14 ,  5E082EE04 ,  5E082EE23 ,  5E082EE26 ,  5E082EE35 ,  5E082FG04 ,  5E082FG26 ,  5E082FG46 ,  5E082FG54 ,  5E082GG10 ,  5E082GG11 ,  5E082GG12 ,  5E082GG26 ,  5E082GG28 ,  5E082JJ02 ,  5E082JJ03 ,  5E082KK01 ,  5E082LL02 ,  5E082MM22 ,  5E082MM24 ,  5E082PP03
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM