特許
J-GLOBAL ID:202103003358390897

半導体の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 特許業務法人グランダム特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2020-081130
公開番号(公開出願番号):特開2021-175694
出願日: 2020年05月01日
公開日(公表日): 2021年11月04日
要約:
【課題】品質の良好な半導体を製造することができる半導体の製造方法を提供する。【解決手段】本発明の半導体の製造方法は、基板30を覆う複数のマスク層32の各々を基板30上の異なる位置に形成するマスク層形成工程と、基板30の表面にグラフェン層31を積層するグラフェン層積層工程と、基板30の表面に積層されたグラフェン層31の表面にGaN層33Aを結晶成長させる結晶成長工程とを備える。【選択図】図1
請求項(抜粋):
基板を覆う複数のマスク層の各々を前記基板上の異なる位置に形成するマスク層形成工程と、 少なくとも前記基板の表面にグラフェン層を積層するグラフェン層積層工程と、 前記基板の表面に積層された前記グラフェン層の表面に半導体結晶を結晶成長させる結晶成長工程と、 を備える半導体の製造方法。
IPC (3件):
C30B 29/38 ,  C30B 25/18 ,  H01L 21/205
FI (3件):
C30B29/38 D ,  C30B25/18 ,  H01L21/205
Fターム (26件):
4G077AA03 ,  4G077BE15 ,  4G077DA01 ,  4G077DA05 ,  4G077DB01 ,  4G077DB06 ,  4G077ED04 ,  4G077EE07 ,  4G077EF01 ,  4G077FJ03 ,  4G077SA04 ,  4G077SC01 ,  4G077TA04 ,  4G077TC11 ,  4G077TD03 ,  4G077TK11 ,  5F045AA06 ,  5F045AB07 ,  5F045AB14 ,  5F045AC08 ,  5F045AC12 ,  5F045AC15 ,  5F045AD12 ,  5F045AD13 ,  5F045DB02 ,  5F045EE03
引用特許:
審査官引用 (3件)

前のページに戻る