特許

J-GLOBAL ID：202103014547201363

メモリセル内で負のボディ電位を確立することを含む装置および方法

発明者： 作井 康司 ,  ホーズ,マーク ,  丹沢 徹 ,  ビンフェット,ジェレミー
出願人/特許権者： マイクロン テクノロジー,インク.
代理人 (4件)： 大菅 義之 ,  野村 泰久 ,  青木 宏義 ,  天田 昌行
公報種別：特許公報
出願番号（国際出願番号）：特願2019-524201
特許番号：特許第6934048号
出願日： 2017年08月09日
請求項（抜粋）：

【請求項1】 メモリを動作させる方法であって、 前記メモリのメモリセルのボディに負の電位を確立することであって、前記メモリセルの前記ボディに前記負の電位を確立することは、前記メモリセルの制御ゲートと、前記メモリセルと前記メモリのソースとの間に接続された第1の選択ゲートの制御ゲートと、前記メモリセルと前記メモリのデータ線との間に接続された第2の選択ゲートの制御ゲートとに印加される電圧レベルを、初期の電圧レベルから正の電圧レベルまで上昇させること、及び、前記メモリセルの前記制御ゲートと、前記第1の選択ゲートの前記制御ゲートと、前記第2の選択ゲートの前記制御ゲートとに印加される前記電圧レベルを、前記正の電圧レベルから前記初期の電圧レベルまで低下させることを含む、ことと、 前記メモリセルの前記ボディが前記負の電位を有する間に、前記メモリセルに対する検知動作を開始することと、 を含む方法。

IPC (5件)：

G11C 16/04 ( 200 6.01) ,  H01L 27/1158 ( 201 7.01) ,  H01L 21/336 ( 200 6.01) ,  H01L 29/788 ( 200 6.01) ,  H01L 29/792 ( 200 6.01)

FI (3件)：

G11C 16/04 170 ,  H01L 27/115 2 ,  H01L 29/78 371

引用特許：

審査官引用 (4件)

• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願2005-203249   出願人：株式会社ルネサステクノロジ
• NANDフラッシュメモリデバイスのプログラミング方法
  公報種別：公表公報   出願番号：特願2010-515155   出願人：Powerchip株式会社, 力晶科技股ふん有限公司
• 作動温度範囲を拡張した不揮発性メモリ
  公報種別：公表公報   出願番号：特願2011-542981   出願人：コンファロニエーリエマニュエル, ヴィメルカーティダニエル
• 不揮発性メモリのための温度警報および低レートリフレッシュ
  公報種別：公表公報   出願番号：特願2011-544119   出願人：ヌモニクスベー.フェー.