半導体記憶装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：きさらぎ国際特許業務法人
公報種別：特許公報
出願番号（国際出願番号）：特願2018-048241
公開番号（公開出願番号）：特開2019-160374
特許番号：特許第7005398号
出願日： 2018年03月15日
公開日（公表日）： 2019年09月19日
請求項（抜粋）：

【請求項1】半導体層、前記半導体層に対向するゲート電極、並びに、前記半導体層及び前記ゲート電極の間に設けられ、強誘電体膜を含むゲート絶縁膜を備えるメモリセルと、前記メモリセルを制御する制御回路とを備え、前記強誘電体膜は、ハフニウム(Hf)及び酸素(O)を主成分とし、シリコン(Si)、マグネシウム(Mg)、アルミニウム(Al)、バリウム(Ba)、ジルコニウム(Zr)及びイットリウム(Y)の少なくとも一つが添加された膜であり、前記制御回路は、前記強誘電体膜に第1極性の電圧を印加する書込処理と、前記強誘電体膜に前記第1極性と反対の第2極性の電圧を印加する消去処理とを実行可能であり、前記メモリセルへの前記書込処理又は前記消去処理の実行回数が所定の回数に達したか否かを判定し、前記実行回数が前記所定の回数に達した場合、前記強誘電体膜に、前記第1極性の第1電圧と、前記第2極性の第2電圧と、を印加する電圧印加処理を実行し、前記第1電圧の大きさは、前記書込処理において前記強誘電体膜に印加される最大の電圧の大きさより大きく、前記第2電圧の大きさは、前記消去処理において前記強誘電体膜に印加される最大の電圧の大きさより大きい半導体記憶装置。

IPC (1件)：

G11C 11/22 ( 200 6.01)

FI (2件)：

G11C 11/22 270 , G11C 11/22 120

引用特許：

審査官引用 (7件)

半導体記憶装置
公報種別：公開公報出願番号：特願2013-044106 出願人：株式会社東芝
ビット誤り閾値、及びメモリ装置のリマッピング
公報種別：公開公報出願番号：特願2010-148360 出願人：ニューモニクスビーヴィ
強誘電体コンデンサのリフレツシユ
公報種別：公開公報出願番号：特願平4-004864 出願人：ナシヨナルセミコンダクタコーポレイシヨン

全件表示

前のページに戻る