特許
J-GLOBAL ID：202203015873936520

半導体素子の製造方法

発明者：
古川 佳彦

古川 佳彦 について

, 
出口 寛之

出口 寛之 について


出願人/特許権者：
日亜化学工業株式会社

日亜化学工業株式会社 について


代理人 (1件)： 蟹田 昌之
公報種別：特許公報
出願番号（国際出願番号）：特願2018-029668
公開番号（公開出願番号）：特開2019-145706
特許番号：特許第7011163号
出願日： 2018年02月22日
公開日（公表日）： 2019年08月29日
請求項（抜粋）：
【請求項1】 半導体素子の製造方法であって、 半導体ウェハに、第1成膜条件によって第1シリコン酸化膜を形成する第1成膜ステップと、 前記第1シリコン酸化膜に、前記第1成膜条件より緻密度が低下する条件である第2成膜条件によって第2シリコン酸化膜を形成する第2成膜ステップと、 前記第2シリコン酸化膜を含む領域にフォトレジストを塗布する塗布ステップと、 一つ以上の開口を有するフォトマスクを、前記開口の縁の少なくとも一部が前記第2シリコン酸化膜の上に位置するように配置して、前記フォトレジストを露光する露光ステップと、 現像液を用いて前記フォトレジストの一部を除去することによって断面がオーバーハング形状を有するフォトレジストパターンを形成する現像ステップと、 前記フォトレジストパターンを含む領域に電極膜を形成する電極膜形成ステップと、 前記フォトレジストパターンを剥離することによって前記電極膜のうち不要な部分を除去するリフトオフステップと、を含むことを特徴とする半導体素子の製造方法。
IPC (5件)：
H01L 21/28 ( 200 6.01) ,  H01S 5/02 ( 200 6.01) ,  G03F 7/26 ( 200 6.01) ,  G03F 7/20 ( 200 6.01) ,  H01L 29/41 ( 200 6.01)
FI (7件)：
H01L 21/28 E ,  H01S 5/02 ,  G03F 7/26 513 ,  G03F 7/20 521 ,  H01L 21/28 301 R ,  H01L 21/28 301 B ,  H01L 29/44 S
引用特許：
出願人引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM