Art

J-GLOBAL ID：200902134437051648   Reference number：00A0445422

Design Technologies and Design Automation of Electronic Systems. Processor Generation Method for Pipelined Processors in Consideration with Pipeline Hazards.

電子システムの設計と設計自動化 パイプライン・ハザードを考慮したプロセッサ生成手法の提案

Author (5)： ITO MAKIKO (大阪大 大学院) ,  SHIOMI AKICHIKA (静岡大 情報) ,  SATO JUN (鶴岡工高専) ,  TAKEUCHI YOSHINORI (大阪大 大学院) ,  IMAI MASAHARU (大阪大 大学院)
Material： 情報処理学会論文誌  (IPSJ Journal)
Volume： 41  Issue： 4  Page： 851-862  Publication year： Apr. 15, 2000 
JST Material Number： Z0778A  ISSN： 0387-5806  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *computer architecture ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=00A0445422&from=J-GLOBAL&jstjournalNo=Z0778A") }}

JST classification (2)： CAD,CAM  (JE10000A) ,  Digital computer systems in general  (JC02010O)

Reference (11)：

• SATO, J. A Hardware/Software Codesign System for ASIP Development. IEICE Trans. Fundamentals. 1994, E77-A, 3, 483-491
• SHACKLEFORD, B. An Integrated Processor Synthesis and Compiler Generation System. IEICE Trans. Inf. & Syst. 1996, E79-D, 10, 1373-1381
• YANG, J.-H. MetaCore: An Application Specific DSP Development System. 35th DAC. 1998, 800-803
• CAMPOSANO, R. Embedded System Design. Design Automation for Embedded Systems. 1996, 1, 1-2, 5-50
• MORIMOTO, T. Advanced Processor Design Using Hardware Description Language AIDL. ASP-DAC '97. 1997, 387-390

Terms in the title (8)： 電子システム ,  設計 ,  設計自動化 ,  パイプライン ,  ハザード ,  プロセッサ ,  手法 ,  提案