Art

J-GLOBAL ID：200902167210034564   Reference number：01A0700095

Analysis and Improvement of Retention Time of Memorized State of Metal-Ferroelectric-Insulator-Semiconductor Structure for Ferroelectric Gate FET Memory.

強誘電体ゲートFETメモリのための金属-強誘電体-絶縁体-半導体構造の記憶状態の保持時間の解析と改善

Author (6)： TAKAHASHI M (Osaka Univ., Osaka, JPN) ,  SUGIYAMA H (Osaka Univ., Osaka, JPN) ,  NAKAISO T (Osaka Univ., Osaka, JPN) ,  KODAMA K (Osaka Univ., Osaka, JPN) ,  NODA M (Osaka Univ., Osaka, JPN) ,  OKUYAMA M (Osaka Univ., Osaka, JPN)
Material： Japanese Journal of Applied Physics. Part 1. Regular Papers, Short Notes & Review Papers  (Japanese Journal of Applied Physics. Part 1. Regular Papers, Brief Communications & Review Papers)
Volume： 40  Issue： 4B  Page： 2923-2927  Publication year： Apr. 30, 2001 
JST Material Number： G0520B  ISSN： 0021-4922  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： ENGLISH (EN)

Thesaurus term： *nonvolatile memory ,...
Semi thesaurus term： 強誘電体メモリ

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=01A0700095&from=J-GLOBAL&jstjournalNo=G0520B") }}

JST classification (1)： Semiconductor integrated circuit  (NC03162T)

Reference (11)：

• 1) E. Tokumitsu, G. Fujii and H. Ishiwara: Appl. Phys. Lett. 75 (1999) 575.
• 2) S. B. Xiong and S. Sakai: Appl. Phys. Lett. 75 (1999) 1613.
• 3) Y. Shimada, M. Azuma, K. Nakano, S. Chaya, N. Moriwaki and T. Otsuki: Jpn. J. Appl. Phys. 36 (1997) 5912.
• 4) M. Ogai, T. Tamura, Y. Arimoto, K. Aizawa and H. Ishiwara: Ext. Abstr. 61st Autumn Meet. 2000 of the Jpn. Soc. Appl. Phys. (2000) p. 445 [in Japanese].
• 5) M. Okuyama, H. Sugiyama, T. Nakaiso and M. Noda: to be published in J. Integr. Ferroelectr. (2000).

Terms in the title (5)： 強誘電体ゲートFET ,  金属-強誘電体-絶縁体-半導体構造 ,  記憶状態 ,  保持時間 ,  解析