Pat
J-GLOBAL ID:200903000175360129

SOIトランジスタの評価方法および評価装置

Inventor:
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):2007008969
Publication number (International publication number):2008177333
Application date: Jan. 18, 2007
Publication date: Jul. 31, 2008
Summary:
【課題】 SOI MOSFETのAC動作時の実効的な寄生容量を精度良く測定可能な評価方法とMOSFET作製後のSOI基板の品質評価方法およびそれらの評価装置を提供する.【解決手段】SOI MOSFETのゲートバイアスに交流信号を重乗し,ドレイン電流の応答から,ロックインアンプを用いて実効寄生容量を測定する.SOI MOSFETのバックゲートバイアスや試料温度が異なる条件で実効寄生容量を測定して比較するとSOI層と埋め込み酸化膜(BOX層)との界面の品質を評価できる. 【選択図】 図1
Claim (excerpt):
SOI MOSFETのゲートバイアスに交流信号を重畳し,ドレイン電流の交流応答信号の振幅と位相からデバイスの任意のバイアス状態で動作時の実効的な寄生容量を求めることを特徴とする評価装置
IPC (3):
H01L 29/786 ,  H01L 27/12 ,  G01R 31/26
FI (3):
H01L29/78 624 ,  H01L27/12 T ,  G01R31/26 B
F-Term (12):
2G003AA02 ,  2G003AB01 ,  2G003AB07 ,  2G003AC03 ,  2G003AE02 ,  2G003AF02 ,  2G003AH01 ,  2G003AH05 ,  5F110AA24 ,  5F110CC02 ,  5F110DD13 ,  5F110DD22
Patent cited by the Patent:
Cited by examiner (2)

Return to Previous Page