Pat
J-GLOBAL ID:200903000347508301

半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 稲垣 清
Gazette classification:公開公報
Application number (International application number):2003278249
Publication number (International publication number):2005045053
Application date: Jul. 23, 2003
Publication date: Feb. 17, 2005
Summary:
【課題】 酸化シリコン膜や窒化シリコン膜等の下地層に対して、高いエッチ耐性及び良好な密着性を有し、且つ除去が容易なハードマスクを用いる半導体装置の製造方法を提供する。【解決手段】 半導体装置の製造方法は、下地層上に、Si含有率が0.1重量%〜10重量%のSi含有アモルファスカーボン層を堆積する工程と、Si含有アモルファスカーボン層上に、フォトレジストマスクを形成する工程と、フォトレジストマスクをマスクとして、Si含有アモルファスカーボン層をパターニングして、ハードマスクに形成する工程と、ハードマスクをマスクとして、下地層をパターニングする工程とを有する。【選択図】 なし
Claim (excerpt):
下地層上に、Si含有アモルファスカーボン層を堆積する工程と、 前記Si含有アモルファスカーボン層上にフォトレジストマスクを形成する工程と、 前記フォトレジストマスクをマスクとして、前記Si含有アモルファスカーボン層をパターニングして、ハードマスクに形成する工程と、 前記ハードマスクをマスクとして、前記下地層をパターニングする工程とを有することを特徴とする半導体装置の製造方法。
IPC (2):
H01L21/205 ,  H01L21/3065
FI (2):
H01L21/205 ,  H01L21/302 105A
F-Term (19):
5F004AA04 ,  5F004DA23 ,  5F004DA26 ,  5F004DB00 ,  5F004DB07 ,  5F004DB26 ,  5F004EA03 ,  5F004EA22 ,  5F004EA27 ,  5F045AA08 ,  5F045AB07 ,  5F045AC01 ,  5F045AC08 ,  5F045AC16 ,  5F045AC17 ,  5F045AE21 ,  5F045AE23 ,  5F045EH11 ,  5F045EM05
Patent cited by the Patent:
Cited by applicant (3) Cited by examiner (5)
Show all

Return to Previous Page