Pat
J-GLOBAL ID：200903001029773191

半導体強誘電体記憶デバイスとその製造方法

Inventor：
酒井 滋樹

About 酒井 滋樹


Applicant, Patent owner：
独立行政法人産業技術総合研究所

About 独立行政法人産業技術総合研究所


Gazette classification：公開公報
Application number (International application number)：2003288543
Publication number (International publication number)：2004304143
Application date： Aug. 07, 2003
Publication date： Oct. 28, 2004
Summary：
【課題】 従来のMFISトランジスタは、データを書き込み後、長くても1日程度でメモリトランジスタ動作としてデータが消えてしまうと言う問題を抱えている。これは主として、バッファ層及び強誘電体のリーク電流が大きいため、強誘電体が記憶した電気分極を遮蔽するように強誘電体とバッファ層の界面付近に電荷が蓄積されトランジスタのソースドレイン間の電気伝導を強誘電体の電気分極が制御できなくなるためである。【解決手段】 本願発明においては、絶縁体バッファ層2をHfO2+uあるいはHf1-xAl2xO2+x+yで構成することにより、絶縁体バッファ層2と強誘電体3の両方のリーク電流を低く押さえることができ、データ保持時間が真に充分長いメモリトランジスタが実現する。【選択図】 図1
Claim (excerpt)：
ソース領域とドレイン領域を有する半導体基板または半導体領域上に、絶縁体バッファ層、強誘電体膜およびゲート電極がこの順に積層されているトランジスタを有する半導体強誘電体記憶デバイスにおいて、前記絶縁体バッファ層は、ハフニウム・アルミニウム酸化物を主成分とする絶縁膜であることを特徴とする半導体強誘電体記憶デバイス。
IPC (4)：
H01L27/105 ,  C23C14/08 ,  C23C16/40 ,  H01L21/316
FI (4)：
H01L27/10 444A ,  C23C14/08 A ,  C23C16/40 ,  H01L21/316 M
F-Term (36)：
4K029AA06 ,  4K029AA24 ,  4K029BA43 ,  4K029BA44 ,  4K029BC00 ,  4K029BD01 ,  4K030BA10 ,  4K030BA42 ,  4K030BA43 ,  4K030CA04 ,  4K030CA12 ,  4K030LA01 ,  4K030LA02 ,  4K030LA19 ,  5F058BA06 ,  5F058BA11 ,  5F058BD05 ,  5F058BD06 ,  5F058BF11 ,  5F058BF29 ,  5F058BF30 ,  5F058BH03 ,  5F058BJ04 ,  5F083FR06 ,  5F083HA02 ,  5F083HA06 ,  5F083JA02 ,  5F083JA06 ,  5F083JA12 ,  5F083JA15 ,  5F083JA17 ,  5F083JA38 ,  5F083JA40 ,  5F083JA43 ,  5F083PR22 ,  5F083PR33
Patent cited by the Patent：
Cited by applicant (2) Cited by examiner (2)
Article cited by the Patent：
Cited by examiner (1)

Return to Previous Page

TOP

BOTTOM