強誘電体記憶素子

Inventor： ,
Applicant, Patent owner： ,
Agent (1)：中村稔 (外9名)
Gazette classification：公開公報
Application number (International application number)：2000105893
Publication number (International publication number)：2001291841
Application date： Apr. 07, 2000
Publication date： Oct. 19, 2001
Summary：

【要約】【課題】 MFIS(金属-強誘電体-絶縁体-半導体)構造の強誘電体記憶素子において、絶縁体膜(バッファ層)と強誘電体薄膜の形成時に、シリコン半導体基板と絶縁体膜(バッファ層)の間に不要な低誘電率層が形成され、よって絶縁体膜のキャパシタンスが低下し、強誘電体の分極の反転に十分な電圧が印加されないという問題を解決すること。【解決手段】シリコン半導体基板(1)上の絶縁膜(2)が、低誘電率層抑制膜(3)と相互拡散防止膜(4)とを含むMFIS構造の強誘電体記憶素子を提供し、不要な低誘電率層が半導体基板と絶縁膜の間に形成されるのを抑制する。

Claim (excerpt)：

シリコン半導体基板上に絶縁膜と強誘電体膜とを順次積層した構造の強誘電体記憶素子であって、前記絶縁膜が低誘電率層抑制膜と相互拡散防止膜とを含むことを特徴とする強誘電体記憶素子。

IPC (4)：

H01L 27/10 451 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (2)：

H01L 27/10 451 , H01L 29/78 371

F-Term (20)：

5F001AA17 , 5F001AB09 , 5F001AD52 , 5F001AG30 , 5F083FR06 , 5F083GA22 , 5F083GA25 , 5F083JA03 , 5F083JA05 , 5F083JA15 , 5F083JA17 , 5F083JA36 , 5F083JA38 , 5F083PR22 , 5F083PR23 , 5F083PR33 , 5F101BA62 , 5F101BB17 , 5F101BD33 , 5F101BH16

Patent cited by the Patent：

Cited by applicant (8)

FEMFET装置およびその製作方法
Gazette classification：公表公報 Application number：特願2000-587383 Applicant：インフィネオンテヒノロギーズアーゲー
半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願平8-356493 Applicant：株式会社東芝
半導体素子及びその製造方法
Gazette classification：公開公報 Application number：特願平10-241355 Applicant：株式会社東芝

Show all

Cited by examiner (8)

FEMFET装置およびその製作方法
Gazette classification：公表公報 Application number：特願2000-587383 Applicant：インフィネオンテヒノロギーズアーゲー
半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願平8-356493 Applicant：株式会社東芝
半導体素子及びその製造方法
Gazette classification：公開公報 Application number：特願平10-241355 Applicant：株式会社東芝

Show all

Return to Previous Page