Pat
J-GLOBAL ID：200903001491818117

強誘電体メモリ

Inventor：
荻原 隆

About 荻原 隆

, 
田中 寿実夫

About 田中 寿実夫


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1998286739
Publication number (International publication number)：2000113684
Application date： Oct. 08, 1998
Publication date： Apr. 21, 2000
Summary：
【要約】【課題】 高集積化に適すダミーセルとダミープレートドライバを提供する。【解決手段】 ダミーセルは、カラムごとに設けられ、1個のダミーキャパシタと2個のトランジスタ?@,?Aから構成される。強誘電体キャパシタの電荷がビット線BLiに読み出される場合、ダミーワード線DWL1が選択され、ダミーキャパシタの電荷は、トランジスタ?@を経由してビット線/BLiに読み出される。強誘電体キャパシタの電荷がビット線/BLiに読み出される場合、ダミーワード線DWL0が選択され、ダミーキャパシタの電荷は、トランジスタ?Aを経由してビット線BLiに読み出される。ダミープレートドライバDP/Dは、ダミーワード線DWL0,DWL1のいずれか一方が選択されているときは、ダミーキャパシタにクロック信号を与える。
Claim (excerpt)：
直列接続される強誘電体キャパシタと第1のトランジスタから構成されるメモリセルと、前記第1のトランジスタのゲートに接続されるワード線と、前記強誘電体キャパシタの前記第1のトランジスタに接続されていない方の端子に接続されるプレート線と、2本のビット線からなり、そのうちの1本が前記第1のトランジスタの前記強誘電体キャパシタに接続されていない方のノードに接続されるビット線対と、前記プレート線にプレート電位を供給するプレートドライバと、ダミーキャパシタと第2及び第3のトランジスタから構成されるダミーセルと、前記第2のトランジスタのゲートに接続される第1のダミーワード線と、前記第3のトランジスタのゲートに接続される第2のダミーワード線と、前記ダミーキャパシタに接続されるダミープレート線と、前記ダミープレート線にダミープレート電位を供給するダミープレートドライバとを備え、前記第2のトランジスタは、前記ダミーキャパシタの前記ダミープレート線に接続されていない方の端子と前記2本のビット線のうちの一方との間に接続され、前記第3のトランジスタは、前記ダミーキャパシタの前記ダミープレート線に接続されていない方の端子と前記2本のビット線のうちの他方との間に接続されることを特徴とする強誘電体メモリ。
IPC (4)：
G11C 14/00 ,  G11C 11/22 ,  H01L 27/10 451 ,  H01L 27/10 471
FI (4)：
G11C 11/34 352 A ,  G11C 11/22 ,  H01L 27/10 451 ,  H01L 27/10 471
F-Term (7)：
5B024AA07 ,  5B024BA02 ,  5B024BA13 ,  5B024CA07 ,  5F083FR02 ,  5F083LA19 ,  5F083ZA28
Patent cited by the Patent：
Cited by examiner (6)
Show all

Return to Previous Page

TOP

BOTTOM