Pat
J-GLOBAL ID:200903042516506377
強誘電体メモリ装置
Inventor:
Applicant, Patent owner:
Agent (1):
滝本 智之 (外1名)
Gazette classification:公開公報
Application number (International application number):1996317386
Publication number (International publication number):1998162589
Application date: Nov. 28, 1996
Publication date: Jun. 19, 1998
Summary:
【要約】【課題】 強誘電体メモリ装置において、低消費電流、高速動作を実現する。【解決手段】 ワード線駆動信号WDSとアドレス信号PDA00を入力とした論理回路のワード線駆動回路WD00で駆動されるワード線WL00に複数のメモリセル(MC000,MC001)が接続され、ワード線WL00とセルプレート駆動信号CPS0を入力とした論理回路のセルプレート駆動回路CPD00で駆動されるセルプレート線CP00に前記複数のメモリセル(MC000,MC001)が接続され、ワード線WL00とセルプレート駆動信号CPS1を入力とした論理回路のセルプレート駆動回路CPD01で駆動されるセルプレート線CP01で別のメモリセルに接続され、各セルプレート線は各セルプレート駆動回路で駆動される構成である。選択されたワード線に接続されたメモリセルのある部分のセルプレートを選択的に駆動し、低消費電流、高速動作を実現する。
Claim (excerpt):
第1のワード線駆動回路から出力される第1のワード線信号、第1のセルプレート駆動回路から出力される第1のセルプレート線信号、前記第1のワード線信号をゲートとしたメモリセルトランジスタ、前記メモリセルトランジスタのドレインと前記第1のセルプレート線信号との間に接続された強誘電体キャパシタで構成され、前記第1のセルプレート駆動回路は、前記第1のワード線信号と第1のセルプレート駆動信号を入力信号とし、前記第1のワード線信号の選択期間のうちのある期間で前記第1のセルプレート線信号が選択される回路であることを特徴とする強誘電体メモリ装置。
IPC (8):
G11C 14/00
, G11C 11/22
, H01L 27/10 451
, H01L 27/108
, H01L 21/8242
, H01L 21/8247
, H01L 29/788
, H01L 29/792
FI (5):
G11C 11/34 352 A
, G11C 11/22
, H01L 27/10 451
, H01L 27/10 681 C
, H01L 29/78 371
Patent cited by the Patent:
Cited by examiner (10)
-
ワードオリエンテッドプロセッシングシステム
Gazette classification:公開公報
Application number:特願平6-000883
Applicant:フィリップスエレクトロニクスネムローゼフェンノートシャップ
-
半導体記憶装置
Gazette classification:公開公報
Application number:特願平3-154785
Applicant:川崎製鉄株式会社
-
強誘電体メモリ装置
Gazette classification:公開公報
Application number:特願平4-033648
Applicant:富士通株式会社
-
不揮発性半導体記憶装置
Gazette classification:公開公報
Application number:特願平5-262648
Applicant:シャープ株式会社
-
半導体記憶装置
Gazette classification:公開公報
Application number:特願平5-282008
Applicant:株式会社日立製作所
-
特開平3-220768
-
ダイナミックRAM
Gazette classification:公開公報
Application number:特願平5-022230
Applicant:日本電気株式会社
-
シンクロナスDRAMメモリモジュール
Gazette classification:公開公報
Application number:特願平5-312726
Applicant:日本電気株式会社
-
特開平3-220768
-
特開平3-220768
Show all
Return to Previous Page