Pat
J-GLOBAL ID:200903002395182984

半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 高橋 敬四郎 (外2名)
Gazette classification:公開公報
Application number (International application number):1997115877
Publication number (International publication number):1998308447
Application date: May. 06, 1997
Publication date: Nov. 17, 1998
Summary:
【要約】 (修正有)【課題】 絶縁膜に接続孔を形成するためのドライエッチングを含む半導体装置の製造方法に関する。【解決手段】 半導体基板上に、AlまたはAl合金の配線層上に、レジストパターンを形成する工程とこれをマスクとして、配線パターンを形成する工程と、配線パターンを覆って半導体基板上に層間絶縁膜を形成する工程と、層間絶縁膜上にレジスト層を塗布し、パターニングすることによって接続孔用レジストパターンを形成する工程と、接続孔用レジストパターンをマスクとして層間絶縁膜をフッ素を含むエッチングガスを用いてドライエッチングし、配線パターンに達する接続孔を形成する工程と、水、アルコール、ピリジンのいずれか、またはこれらの組み合わせから成る液体で半導体基板を洗浄する工程と、続いて、接続孔用レジストパターンをアッシングする工程とを含む。
Claim (excerpt):
a)半導体基板上に、AlまたはAl合金から成る層、あるいはAlまたはAl合金から成る層とその上に形成したTiまたはTi合金から成る層との積層を含む配線層を形成する工程と、b) 前記配線層上にレジスト層を塗布し、パターニングすることによって配線用レジストパターンを形成する工程と、c) 前記配線用レジストパターンをマスクとして、前記配線層をパターニングすることにより配線パターンを形成する工程と、d) 前記配線パターンを覆って前記半導体基板上に層間絶縁膜を形成する工程と、e) 前記層間絶縁膜上にレジスト層を塗布し、パターニングすることによって接続孔用レジストパターンを形成する工程と、f) 前記接続孔用レジストパターンをマスクとして前記層間絶縁膜をフッ素を含むエッチングガスを用いてドライエッチングし、前記配線パターンに達する接続孔を形成する工程と、g) 工程f)に続いて水、アルコール、ピリジンのいずれか、またはこれらの組み合わせから成る液体で前記半導体基板を洗浄する工程と、h) 工程g)に続いて、前記接続孔用レジストパターンをアッシングする工程とを含む半導体装置の製造方法。
IPC (3):
H01L 21/768 ,  H01L 21/3065 ,  H01L 21/304 341
FI (3):
H01L 21/90 A ,  H01L 21/304 341 M ,  H01L 21/302 G
Patent cited by the Patent:
Cited by examiner (6)
  • 半導体装置の製造方法
    Gazette classification:公開公報   Application number:特願平5-308313   Applicant:川崎製鉄株式会社
  • 半導体装置の製造方法
    Gazette classification:公開公報   Application number:特願平7-026608   Applicant:三菱瓦斯化学株式会社, 三菱電機株式会社
  • 半導体装置の配線形成方法
    Gazette classification:公開公報   Application number:特願平6-316742   Applicant:三星電子株式会社
Show all

Return to Previous Page