Pat
J-GLOBAL ID：200903003091004440

薄膜トランジスタおよびその製造方法

Inventor：
松尾 稔

About 松尾 稔


Applicant, Patent owner：
セイコーエプソン株式会社

About セイコーエプソン株式会社


Agent (1)： 鈴木 喜三郎 (外1名)
Gazette classification：公開公報
Application number (International application number)：1994326812
Publication number (International publication number)：1996186264
Application date： Dec. 28, 1994
Publication date： Jul. 16, 1996
Summary：
【要約】【目的】 最小限のマスク数でソース・ドレイン領域に高濃度コンタクト領域を形成するとともに、高濃度不純物導入工程では、生産性を高め、かつ、不純物を導入した後のソース・ドレイン領域の結晶性の劣化を低温熱処理でも回復可能なTFTの製造方法を実現すること。また、ソース・ドレイン領域とソース・ドレイン電極との接続抵抗が小さなTFTおよびその製造方法を実現すること。【構成】 ソース領域162およびドレイン領域163の表面側に形成した層間絶縁膜111にコンタクトホール111a、111bを形成した後、層間絶縁膜の表面側に障壁層240を形成する。しかる後に、コンタクトホール111a、111bからその底部に位置する障壁層240を介して高濃度の不純物を導入し、高濃度コンタクト領域162a、163aを形成する。しかる後に、障壁層240をコンタクトホール111a、111bの底部に残し、この状態で、ソース電極およびドレイン電極を形成する。
Claim (excerpt)：
ソース領域およびドレイン領域との間にチャネルを形成可能なチャネル形成領域と、このチャネル領域にゲート絶縁膜を介して対峙するゲート電極とを有し、前記ソース領域および前記ドレイン領域には、これらの領域の表面側に形成された層間絶縁膜のコンタクトホールを介してソース電極およびドレイン電極が導電接続する高濃度コンタクト領域を備える薄膜トランジスタにおいて、前記コンタクトホールの底部には、障壁層を有し、この障壁層を介して、前記ソース領域および前記ドレイン領域と、前記ソース電極および前記ドレイン電極が導電接続していることを特徴とする薄膜トランジスタ。
IPC (3)：
H01L 29/786 ,  G02F 1/136 500 ,  H01L 21/336
FI (2)：
H01L 29/78 616 U ,  H01L 29/78 616 K
Patent cited by the Patent：
Cited by applicant (10)
  • 特開昭56-116073
  • 液晶表示装置
    Gazette classification：公開公報   Application number：特願平3-025501   Applicant：ソニー株式会社
  • 特開昭63-128661
Show all
Cited by examiner (16)
  • 液晶表示装置
    Gazette classification：公開公報   Application number：特願平3-025501   Applicant：ソニー株式会社
  • 特開昭56-116073
  • 半導体装置
    Gazette classification：公開公報   Application number：特願平4-075981   Applicant：キヤノン株式会社
Show all

Return to Previous Page

TOP

BOTTOM