半導体記憶装置及びその製造方法

Inventor： ,
Applicant, Patent owner：
Agent (5)：吉武賢次 , 橘谷英俊 , 佐藤泰和 , 吉元弘 , 川崎康
Gazette classification：公開公報
Application number (International application number)：2006292691
Publication number (International publication number)：2008109042
Application date： Oct. 27, 2006
Publication date： May. 08, 2008
Summary：

【課題】セルアレイ部の占有率が異なっても素子分離絶縁膜のエッチング時間を統一できる半導体記憶装置及びその製造方法を提供する。【解決手段】メモリセルアレイ領域の面積が占めるセルアレイ比率が異なる複数種類の半導体装置について、メモリセルアレイ領域の比率が大きな半導体装置用のエッチングマスクのメモリセルアレイ領域の開口率に合わせて、メモリセルアレイ領域の比率が小さな半導体装置用のエッチングマスクの開口をメモリセルアレイ領域に加えて周辺回路領域にも形成し、素子分離絶縁膜を複数種類の半導体装置について同じ条件でRIE法によりエッチング処理する。【選択図】図10

Claim (excerpt)：

メモリセル領域および周辺回路領域を有する半導体基板と、前記メモリセル領域に形成された第1の溝部であって、前記半導体基板の表面部分においてそれぞれ所定の間隔を空けて第1の方向に沿って帯状に形成された複数の第1の溝部と、前記第1の溝部にそれぞれ埋め込まれ、上面が前記半導体基板の上面より高く形成された第1の素子分離絶縁膜と、前記第1の溝部間の前記半導体基板の表面上にゲート絶縁膜を介して、上面が前記第1の素子分離絶縁膜の上面より高く、前記第1の方向に沿って所定間隔を空けて形成された複数のフローティングゲート電極と、前記フローティングゲート電極上方に電極間絶縁膜を介して、前記第1の方向に直交する第2の方向に沿って所定間隔を空けて帯状に複数形成されたコントロールゲート電極と、前記周辺回路領域の前記半導体基板の表面部分に形成された第2の溝部と、前記第2の溝部に埋め込まれ、上面が前記第1の素子分離絶縁膜の高さと同じ高さに形成された第2の素子分離領絶縁膜と、上面の高さが前記第1のフローティングゲート電極の高さと同じ高さに形成され、前記第2の溝部により区画された前記半導体基板の表面上にゲート絶縁膜を介して形成された第1の下層導電層と、前記第1の下層導電層の上方に形成された第1の上層導電層と、前記周辺回路領域の前記半導体基板の表面部分に形成された第3の溝部と、上面の高さが前記フローティングゲート電極の高さと同じ高さに形成され、前記第3の溝部により区画された前記半導体基板の表面上にゲート絶縁膜を介して形成された第2の下層導電層と、前記第3の溝部に埋め込まれ、上面が前記第2の下層導電層の高さと同じ高さに形成された第3の素子分離絶縁膜と、前記第1の下層導電層と導通するように前記第2の下層導電層の上方に形成された第2の上層導電層と、を備えることを特徴とする半導体記憶装置。

IPC (7)：

H01L 21/824 , H01L 27/115 , H01L 27/10 , H01L 29/788 , H01L 29/792 , H01L 21/76 , H01L 27/08

FI (5)：

H01L27/10 434 , H01L27/10 481 , H01L29/78 371 , H01L21/76 L , H01L27/08 331A

F-Term (41)：

5F032AA34 , 5F032AA44 , 5F032AA78 , 5F032BA08 , 5F032CA17 , 5F032CA24 , 5F032CA25 , 5F032DA02 , 5F032DA25 , 5F032DA34 , 5F032DA78 , 5F048AA04 , 5F048AA05 , 5F048AB01 , 5F048AB03 , 5F048AC01 , 5F048BA01 , 5F048BB11 , 5F048BB12 , 5F048BG13 , 5F083EP02 , 5F083EP22 , 5F083EP55 , 5F083EP56 , 5F083GA11 , 5F083GA22 , 5F083JA04 , 5F083NA01 , 5F083PR40 , 5F083PR42 , 5F083PR43 , 5F083PR44 , 5F083PR52 , 5F083PR53 , 5F083PR54 , 5F083ZA03 , 5F083ZA28 , 5F101BA29 , 5F101BA36 , 5F101BB02 , 5F101BH21

Patent cited by the Patent：

Cited by applicant (1)

半導体装置およびその製造方法
Gazette classification：公開公報 Application number：特願2004-043363 Applicant：株式会社東芝

Cited by examiner (5)

半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願2001-272224 Applicant：株式会社東芝
半導体記憶装置及びその製造方法
Gazette classification：公開公報 Application number：特願2002-090404 Applicant：株式会社東芝
ダミー構造体を有する集積回路およびその形成方法
Gazette classification：公開公報 Application number：特願平9-237832 Applicant：モトローラ・インコーポレイテッド

Show all

Return to Previous Page