Pat
J-GLOBAL ID:200903004959842656

積層コンデンサ

Inventor:
Applicant, Patent owner:
Agent (1): 飯塚 道夫
Gazette classification:公開公報
Application number (International application number):1999374828
Publication number (International publication number):2001189234
Application date: Dec. 28, 1999
Publication date: Jul. 10, 2001
Summary:
【要約】【課題】 積層コンデンサの一層の低ESL化を図り3次元搭載可能とした。【解決手段】 誘電体素体12内に第1の内部電極14が配置され、セラミック層12Aを隔てた第1の内部電極14の下方に第2の内部電極16が配置される。誘電体素体12内に第2の内部電極16を貫通して第1の内部電極14に電気的に接続される第1のスルーホール電極18及び、第1の内部電極14を貫通して第2の内部電極16に電気的に接続される第2のスルーホール電極20が、これら内部電極14、16と交差してそれぞれ延びる形で、柱状に設けられる。第1のスルーホール電極18は、上下の平面部12Bに島状に配置された第1の外部電極22に電気的に接続され、第2のスルーホール電極20は、誘電体素体12の表面に島状に配置された第2の外部電極24に電気的に接続される。
Claim (excerpt):
誘電体層を積層して形成された素体内に配置される面状の第1の内部電極と、素体内において誘電体層を介して隔てられつつ第1の内部電極と対向して配置される面状の第2の内部電極と、第1の内部電極に接続されると共に第2の内部電極を貫通しつつこれら内部電極と交差して延びる第1のスルーホール電極と、第2の内部電極に接続されると共に第1の内部電極を貫通しつつこれら内部電極と交差して延びる第2のスルーホール電極と、第1のスルーホール電極に接続されて素体の両表面にそれぞれ島状に配置される第1の外部電極と、第2のスルーホール電極に接続されて素体の両表面にそれぞれ島状に配置される第2の外部電極と、を有したことを特徴とする積層コンデンサ。
IPC (3):
H01G 4/30 301 ,  H01G 4/30 ,  H01G 4/38
FI (3):
H01G 4/30 301 C ,  H01G 4/30 301 D ,  H01G 4/38 A
F-Term (24):
5E082AA01 ,  5E082AB03 ,  5E082BB05 ,  5E082BB10 ,  5E082BC14 ,  5E082BC40 ,  5E082CC03 ,  5E082EE04 ,  5E082EE05 ,  5E082EE23 ,  5E082EE35 ,  5E082EE37 ,  5E082FG06 ,  5E082FG26 ,  5E082FG54 ,  5E082GG09 ,  5E082GG10 ,  5E082GG11 ,  5E082GG26 ,  5E082HH43 ,  5E082JJ12 ,  5E082JJ15 ,  5E082PP08 ,  5E082PP09
Patent cited by the Patent:
Cited by examiner (7)
Show all

Return to Previous Page