Pat
J-GLOBAL ID：200903005665287561

波形の多層膜構造を持つ、静電的にアクチュエートされるデバイス

Inventor：
ピーター エム ガルヴィン

About ピーター エム ガルヴィン

, 
エリオット エイ エクルンド

About エリオット エイ エクルンド


Applicant, Patent owner：
ゼロックス・コーポレーション

About ゼロックス・コーポレーション


Agent (1)： 中村 稔 (外9名)
Gazette classification：公開公報
Application number (International application number)：2002008242
Publication number (International publication number)：2002301698
Application date： Jan. 17, 2002
Publication date： Oct. 15, 2002
Summary：
【要約】【課題】 イジェクタ寸法を減少させずに、あるいは、膜厚を増加させずに、実用的な寸法のインク飛沫を排出する、インクジェット飛沫のイジェクタ能力を増加させる。【解決手段】 絶縁層と、導電層と、犠牲層及び、第2の導電層を持つ当該基板を提供し、第2の導電層に一連の穴をパターン化し、第2の犠牲層を第2の導電層の上に蒸着し、第2の犠牲層を放射状等のグリッドパターンでパターン化し、該パターンが第2の導電層で満たされ、第2の導電層と接触状態となるように、第3の導電層を蒸着し、開放腐食液に浸すことによって、第1及び第2の犠牲層を除去するステップを含む、マイクロ電子機械的液体イジェクタを製造するための方法
Claim (excerpt)：
基板の上部表面上の絶縁層と、当該絶縁層上の導電層と、当該導電層上の犠牲層及び、第2の導電層を持つ当該基板を提供し、開放腐食液(release etchant)が第2の犠牲層にアクセスできるように、上記第2の導電層に一連の穴をパターン化し、上記一連の穴が上記第2の犠牲層で満たされるように、上記第2の犠牲層を上記第2の導電層の上に蒸着し、第3の導電層が蒸着されたときに、当該第3の導電層が支持構造及び上記波形構造の頂面部分を形成するように、上記第2の犠牲層を放射状の及び/又は同心円状のグリッドパターンでパターン化し、上記グリッドパターンが上記第2の導電層で満たされ、上記第2の導電層と接触状態となるように、上記第3の導電層を蒸着し、デバイスを開放腐食液に浸すことによって、上記第1及び第2の犠牲層を除去するステップを含む、波形の多層構造を持つ膜を製造するための方法。
IPC (5)：
B81C 1/00 ,  B41J 2/045 ,  B41J 2/055 ,  B41J 2/16 ,  B81B 3/00
FI (4)：
B81C 1/00 ,  B81B 3/00 ,  B41J 3/04 103 A ,  B41J 3/04 103 H
F-Term (10)：
2C057AF51 ,  2C057AP14 ,  2C057AP32 ,  2C057AP33 ,  2C057AP53 ,  2C057AQ01 ,  2C057AQ02 ,  2C057AQ06 ,  2C057BA03 ,  2C057BA15
Patent cited by the Patent：
Cited by applicant (5)
Show all
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM