Pat
J-GLOBAL ID:200903005949484600

半導体集積回路装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 筒井 大和
Gazette classification:公開公報
Application number (International application number):1996208657
Publication number (International publication number):1998056145
Application date: Aug. 07, 1996
Publication date: Feb. 24, 1998
Summary:
【要約】【課題】 DRAMや強誘電体RAMのキャパシタの容量絶縁膜に用いられる高(強)誘電体薄膜の誘電率、残留分極値、ヒステリシス特性などを向上させる。【解決手段】 DRAMや強誘電体RAMのキャパシタの容量絶縁膜に用いられる高(強)誘電体薄膜をスパッタリング法によって形成するにあたり、理論値の90%以上の密度を有するターゲットを使用する。
Claim (excerpt):
スパッタリング法によって基板上に高誘電体薄膜または強誘電体薄膜を形成するにあたり、理論値の90%以上の密度を有するターゲットを用いることを特徴とする半導体集積回路装置の製造方法。
IPC (6):
H01L 27/108 ,  H01L 21/8242 ,  H01L 21/316 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (4):
H01L 27/10 621 B ,  H01L 21/316 Y ,  H01L 27/10 651 ,  H01L 29/78 371
Patent cited by the Patent:
Cited by examiner (4)
Show all

Return to Previous Page