Pat

J-GLOBAL ID：200903006602999142

非対称結晶構造メモリセル

Inventor： シェン テン スー ,  ティンカイ リー ,  デビッド ラッセル エバンス ,  ウェイ ウェイ ザン ,  ウェイ パン
Applicant, Patent owner： シャープ株式会社
Agent (3)： 山本 秀策 ,  安村 高明 ,  大塩 竹志
Gazette classification：公開公報
Application number (International application number)：2004132264
Publication number (International publication number)：2004349689
Application date： Apr. 27, 2004
Publication date： Dec. 09, 2004
Summary：

【課題】 非対称構造メモリセルおよび製造方法が提供すること。【解決手段】 この方法は、下部電極を形成するステップと、下部電極の上に多結晶構造を有する第1の電気パルス変動抵抗(EPVR)層を形成するステップと、第1の層に隣接する、ナノ結晶またはアモルファス構造のいずれかを有する第2のEPVR層を形成するステップと、第1および第2のEPVR層上に載る、上部電極を形成するステップとを包含する。EPVR材料には、CMR、高温超伝導体(HTSC)、またはペロブスカイト酸化金属材料が含まれる。ある局面において、第1のEPVR層は、有機金属スピンコート(MOD)プロセスを用いて、摂氏550〜700度の範囲内の温度で堆積される。第2のEPVR層は、第1の層の堆積温度以下の温度で形成される。溶媒を除去するさらなるステップの後、MOD堆積された第2の層が摂氏550度以下の温度で形成される。【選択図】 図5

Claim (excerpt)：

非対称結晶構造メモリセルを形成する方法であって、 下部電極を形成するステップと、 該下部電極上に載る、多結晶構造を有する第1の電気パルス変動抵抗(EPVR)材料の層を形成するステップと、 該第1の層に隣接する、ナノ結晶およびアモルファスからなる群から選択される構造を有する第2のEPVR層を形成するステップと、 該第1および第2のEPVR層上に載る上部電極を形成するステップと を包含する、方法。

IPC (1)：

H01L27/10

FI (1)：

H01L27/10 451

F-Term (8)：

5F083FZ10 ,  5F083JA21 ,  5F083JA36 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083PR22 ,  5F083PR23

Patent cited by the Patent：

Cited by examiner (5)

• 強誘電体薄膜キャパシタ及びその製造方法
  Gazette classification：公開公報   Application number：特願平6-159966   Applicant：テキサスインスツルメンツインコーポレイテツド
• 容量素子の製造方法
  Gazette classification：公開公報   Application number：特願平7-178524   Applicant：松下電子工業株式会社
• 電気的にプログラム可能な抵抗特性を有するクロスポイントメモリ
  Gazette classification：公開公報   Application number：特願2002-152439   Applicant：シャープ株式会社
• 情報を保存するマイクロ電子デバイスとその方法
  Gazette classification：公表公報   Application number：特願2000-600308   Applicant：インターナショナル・ビジネス・マシーンズ・コーポレーション
• マンガン酸化物材料における電流及び電場誘起相転移を用いたスイッチング素子及びメモリー素子
  Gazette classification：公開公報   Application number：特願平9-060632   Applicant：工業技術院長, 技術研究組合オングストロームテクノロジ研究機構, 三洋電機株式会社