論理回路設計用CAD装置

Inventor： ,
Applicant, Patent owner：
Agent (1)：高矢諭 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994322352
Publication number (International publication number)：1996180089
Application date： Dec. 26, 1994
Publication date： Jul. 12, 1996
Summary：

【要約】【目的】配線の信号遅延に関する不具合を、より能率良く解消する。【構成】シミュレーション部22による、配線での信号遅延時間を無視したシミュレーションの結果の論理状態と、シミュレーション部23による、配線での信号遅延時間をも含めたシミュレーションの結果の論理状態とを比較することで、配線での信号遅延に関する不具合を遅延不具合検出部25にて見出す。不具合が見出された場合、階層設計に基づいて設計される論理回路中の論理ブロックの、遅延制約条件ファイル13に記憶される仮遅延値を修正することで、この不具合を解消する。不具合を見出し、論理ブロックに着目して能率良く対処することができる。又、不具合解消の際、レイアウト変更を行う必要がない。

Claim (excerpt)：

階層設計に基づいて設計される論理回路に関するデータを用いて、該論理回路の回路動作のシミュレーションを行い、このシミュレーション過程での該回路動作を観測することで、該論理回路の機能上の不具合を見出すようにした論理回路設計用CAD装置において、設計される前記論理回路に関する情報を記憶する論理回路データファイルと、前記論理回路中の配線での、信号遅延時間に関する情報を記憶する配線遅延情報ファイルと、前記論理回路中の論理ブロックでの、仮遅延値に基づいた信号遅延時間に関する情報を記憶する遅延制約条件ファイルと、前記論理回路データファイルに記憶される情報を用い、前記論理回路中の配線での信号遅延時間をゼロとして、該論理回路の回路動作のシミュレーションを行う遅延無しシミュレーション部と、前記論理回路データファイル、前記配線遅延情報ファイル及び前記遅延制約条件ファイルに記憶される情報を用い、前記論理回路中の配線での信号遅延時間、及び、該論理回路中の論理ブロックでの仮遅延値に基づいた信号遅延時間を含めた、該論理回路の回路動作のシミュレーションを行う遅延有りシミュレーション部と、前記遅延無しシミュレーション部によるシミュレーション結果と、前記遅延有りシミュレーション部によるシミュレーション結果とを相互比較することで、配線での信号遅延に関する前記論理回路の機能の不具合を見出す遅延不具合検出部と、該遅延不具合検出部によって不具合が見出された場合、該不具合を解消すべく、前記論理回路データファイル又は前記遅延制約条件ファイルに記憶される情報を修正する遅延制約条件修正部とを備えたことを特徴とする論理回路設計用CAD装置。

FI (2)：

G06F 15/60 668 A , G06F 15/60 654 G

Patent cited by the Patent：

Cited by examiner (5)

特開平4-075173
論理回路変換装置
Gazette classification：公開公報 Application number：特願平4-293447 Applicant：日本電気株式会社
集積回路設計方法及び集積回路設計用CAD装置
Gazette classification：公開公報 Application number：特願平4-261813 Applicant：川崎製鉄株式会社

Show all

Return to Previous Page