Pat
J-GLOBAL ID：200903008562819610

大面積トランスデューサ・アレイ

Inventor：
レイエット・アン・フィッシャー

About レイエット・アン・フィッシャー

, 
ウィリアム・エドワード・バーディック,ジュニア

About ウィリアム・エドワード・バーディック,ジュニア

, 
ジェイムズ・ウィルソン・ローズ

About ジェイムズ・ウィルソン・ローズ


Applicant, Patent owner：
ゼネラル・エレクトリック・カンパニイ

About ゼネラル・エレクトリック・カンパニイ


Agent (3)： 松本 研一 ,  小倉 博 ,  黒川 俊久
Gazette classification：公開公報
Application number (International application number)：2005347492
Publication number (International publication number)：2006166443
Application date： Dec. 01, 2005
Publication date： Jun. 22, 2006
Summary：
【課題】システム寸法、複雑さ、相互接続長を最小限に抑えつつトランスデューサ・アレイの性能を高める。【解決手段】基材(12)の前面(14)に配設されてXY平面において二次元トランスデューサ・アレイの形態でパターン化されている複数のトランスデューサ(18)と、基材(12)の背面(16)に配設されて、トランスデューサ素子(18)に電気的に結合されている複数のコネクタとを備えたタイル型大面積トランスデューサ・アレイ(10)を提供する。さらに、第一の層に配設された電子装置(48)と、前面(14)及び背面(16)を含む基材(12)と、基材(12)に配設された電気的相互接続層と、第三の層に配設されて、第一の層に配設された電子装置(48)に電気的に結合されている複数のトランスデューサ(18)とを備えた積層型トランスデューサ・アレイ(46)を提供する。【選択図】図1
Claim (excerpt)：
前面(14)及び背面(16)を含む基材(12)と、 該基材(12)の前記前面(14)に配設されて、トランスデューサ・アレイ(26)を形成するように水平(20)方向及び垂直(22)方向に位置揃えされた複数のトランスデューサ(18)であって、その各々が、対応する入力信号を検知するように構成されている複数のトランスデューサ(18)と、 前記基材(12)の前記背面(16)に配設されている複数のコネクタと、 を備えたトランスデューサ・アレイ(10)であって、 前記複数のトランスデューサ(18)は物理的トランスデューサを含んでおり、前記コネクタは前記複数のトランスデューサ(18)に接続されている、 トランスデューサ・アレイ(10)。
IPC (6)：
H04R 1/40 ,  A61B 8/00 ,  G01N 29/24 ,  H04R 31/00 ,  H04R 3/00 ,  H04R 23/00
FI (6)：
H04R1/40 330 ,  A61B8/00 ,  G01N29/24 502 ,  H04R31/00 330 ,  H04R3/00 330 ,  H04R23/00 330
F-Term (17)：
2G047CA01 ,  2G047DB02 ,  2G047DB14 ,  2G047EA15 ,  2G047GB02 ,  2G047GB21 ,  2G047GB32 ,  4C601BB03 ,  4C601EE13 ,  4C601EE21 ,  4C601GB06 ,  4C601GB20 ,  4C601GB41 ,  5D019AA26 ,  5D019EE06 ,  5D019FF03 ,  5D019HH01
Patent cited by the Patent：
Cited by applicant (1)
  • 米国特許第6096982号
Cited by examiner (11)
Show all

Return to Previous Page

TOP

BOTTOM