Pat
J-GLOBAL ID:200903008612278101
メモリ膜およびその製造方法、並びにメモリ素子、半導体記憶装置、半導体集積回路および携帯電子機器
Inventor:
,
,
,
,
,
Applicant, Patent owner:
Agent (1):
青山 葆 (外1名)
Gazette classification:公開公報
Application number (International application number):2001261629
Publication number (International publication number):2003068896
Application date: Aug. 30, 2001
Publication date: Mar. 07, 2003
Summary:
【要約】【課題】 低電圧で動作可能な、メモリ膜を提供すること。【解決手段】 第1の電極となる半導体基板211と、半導体基板211上に形成された第1の絶縁膜212と、第1の絶縁膜212上に形成された第1の導電体膜213と、第1の導電体膜213上に形成された第2の導電体からなる微粒子221を含む窒化シリコン膜231と、シリコン窒化膜231上に形成された第2の電極となる第3の導電体膜219とを備える。
Claim (excerpt):
第1の電極となる半導体基板と、上記半導体基板上に形成された第1の絶縁膜と、上記第1の絶縁膜上に形成された第1の導電体膜と、上記第1の導電体膜上に形成された、シリコン窒化膜と第2の導電体膜とからなる積層膜と、上記積層膜上に形成された第2の絶縁膜と、上記第2の絶縁膜上に形成された第2の電極となる第3の導電体膜とからなることを特徴とするメモリ膜。
IPC (4):
H01L 21/8247
, H01L 27/115
, H01L 29/788
, H01L 29/792
FI (2):
H01L 29/78 371
, H01L 27/10 434
F-Term (23):
5F083EP17
, 5F083EP23
, 5F083EP79
, 5F083ER30
, 5F083GA05
, 5F083GA09
, 5F083HA02
, 5F083JA53
, 5F083LA12
, 5F083LA16
, 5F083PR21
, 5F083PR39
, 5F101BA45
, 5F101BA54
, 5F101BB02
, 5F101BD22
, 5F101BD30
, 5F101BD34
, 5F101BD36
, 5F101BE06
, 5F101BE07
, 5F101BH02
, 5F101BH05
Patent cited by the Patent:
Cited by examiner (7)
-
メモリデバイス
Gazette classification:公開公報
Application number:特願平9-313309
Applicant:株式会社日立製作所
-
フラッシュメモリセルの製造方法
Gazette classification:公開公報
Application number:特願2000-197975
Applicant:現代電子産業株式会社
-
半導体不揮発性記憶装置
Gazette classification:公開公報
Application number:特願平5-258710
Applicant:ソニー株式会社
-
不揮発性半導体記憶装置の製造方法
Gazette classification:公開公報
Application number:特願平3-313314
Applicant:ローム株式会社
-
半導体記憶装置
Gazette classification:公開公報
Application number:特願平4-102676
Applicant:富士通株式会社
-
不揮発性半導体記憶装置及びその製造方法
Gazette classification:公開公報
Application number:特願平5-187580
Applicant:新日本製鐵株式会社
-
不揮発性半導体記憶装置及びその製造方法
Gazette classification:公開公報
Application number:特願平9-357917
Applicant:ソニー株式会社
Show all
Return to Previous Page