Pat
J-GLOBAL ID：200903009251084419
回路シミュレーション方法
Inventor：
Applicant, Patent owner：
,
Agent (1)：
須藤 克彦
Gazette classification：公開公報
Application number (International application number)：2007064618
Publication number (International publication number)：2008225961
Application date： Mar. 14, 2007
Publication date： Sep. 25, 2008
Summary：
【課題】NBTIを反映したトランジスタモデルが組み込まれると共に、実際の回路動作の保証の観点から有用な回路シミュレーション方法を提供する。【解決手段】(1)入力データの読み込みSPICE入力ファイルと制御ファイルを読み込み、解析条件を求め、必要なトランジスタのノード電位を出力するようにSPICE入力ファイルを書き換えて実行する。(2)全ノードの電位変化を抽出し、劣化量計算SPICE出力ファイルから、必要なトランジスタのノード電位の時間軸での変化を読み取り、NBTIとHCIのためのΔVTH0とΔU0を計算する。(3)信頼性考慮SPICE入力ファイル作成劣化情報を付加したSPICE入力ファイルを作成し実行する。(4)解析結果レポートDC印加時のワースト寿命、過渡解析における寿命、指定年数でのNBTIによるΔVtとΔU0、HCIによるΔVtとΔU0、危険なトランジスタ情報、初期のSPICE結果(劣化前)と指定年数での結果をレポートする。【選択図】図8
Claim (excerpt)：
MOSトランジスタを用いた回路の回路シミュレーション方法において、
MOSトランジスタの初期の閾値電圧Vt及び飽和電流Idsatに対応するパラメータを用いて、回路シミュレーションを実行し、MOSトランジスタのノードの電位変化を取得し、
前記回路シミュレーションによって取得したMOSトランジスタのノードの電位変化に基づいて、閾値電圧Vt及び飽和電流Idsatに対応するパラメータの電圧ストレス印加による変動分を、ストレス停止による回復効果、周波数効果、特性のばらつきを組み込んだトランジスタ特性劣化モデルに基づいて算出し、
前記トランジスタ特性劣化モデルに基づいて算出した変動後のパラメータを用いて、回路シミュレーションを再度実行することを特徴とする回路シミュレーション方法。
IPC (2)：
FI (3)：
G06F17/50 666Y
, G06F17/50 662G
, G01R31/28 F
2G132AA00
, 2G132AB04
, 2G132AC09
, 2G132AL00
, 5B046AA08
, 5B046BA03
, 5B046BA04
, 5B046JA04
Cited by examiner (5)
Show all
Return to Previous Page
