電界効果型トランジスタおよびその製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：山川政樹
Gazette classification：公開公報
Application number (International application number)：1998186294
Publication number (International publication number)：2000022158
Application date： Jul. 01, 1998
Publication date： Jan. 21, 2000
Summary：

【要約】【課題】埋め込み絶縁層上の半導体層(SOI)に形成された電界効果型トランジスタの特性劣化を抑制する。【解決手段】シリコン基板101上に、厚さ20nmの空洞102を介し、厚さ10nmの単結晶シリコンよりなる半導体層103を備え、この半導体層103上には、厚さ3nmのゲート絶縁膜104を介してn+ ポリシリコンよりなるゲート電極105を備え、この下部の領域を挾むようにソース・ドレイン領域106を備えている。

Claim (excerpt)：

基板上に形成された埋め込み絶縁層と、この埋め込み絶縁層上に接して形成された半導体層と、この半導体層上にゲート絶縁膜を介して形成されたゲート電極と、このゲート電極下部の領域を残してこれを挾むように前記半導体層にその表面より形成されたソースおよびドレイン領域とを備え、少なくとも前記埋め込み絶縁層のうち前記ソースおよびドレイン領域に挾まれた前記半導体層下の一部の領域は、シリコン酸化物より誘電率が低い低誘電率層となっていることを特徴とする電界効果型トランジスタ。

FI (2)：

H01L 29/78 626 B , H01L 29/78 626 C

Patent cited by the Patent：

Cited by examiner (12)

薄膜トランジスタおよびその製造方法
Gazette classification：公開公報 Application number：特願平4-204252 Applicant：カシオ計算機株式会社
電界効果半導体装置の製造方法
Gazette classification：公開公報 Application number：特願平3-223923 Applicant：富士通株式会社
半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願平3-170105 Applicant：富士通株式会社

Show all

Return to Previous Page