Pat
J-GLOBAL ID:200903010785425783

半導体装置およびその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 高田 守 (外1名)
Gazette classification:公開公報
Application number (International application number):1999203849
Publication number (International publication number):2001035913
Application date: Jul. 16, 1999
Publication date: Feb. 09, 2001
Summary:
【要約】【課題】 トレンチ分離構造を有する半導体装置のトランジスタのドレイン電流の減少などを防止する。【解決手段】 半導体基板10の主表面に活性領域11を分離するトレンチ埋込材21を備え、この埋込材の表面を、少なくとも半導体基板10に接する部分で半導体基板10の主表面より所定高さ落ち込むように形成する。
Claim (excerpt):
半導体基板の主表面に活性領域を分離するトレンチ分離領域を備え、前記トレンチ分離領域の表面が少なくとも前記半導体基板に接する部分で前記半導体基板の主表面より所定高さ落ち込むように形成されたことを特徴とする半導体装置。
F-Term (11):
5F032AA36 ,  5F032AA39 ,  5F032AA44 ,  5F032AA45 ,  5F032AA46 ,  5F032CA17 ,  5F032DA23 ,  5F032DA24 ,  5F032DA33 ,  5F032DA34 ,  5F032DA78
Patent cited by the Patent:
Cited by applicant (7)
Show all
Cited by examiner (8)
Show all

Return to Previous Page