Pat
J-GLOBAL ID:200903012414937652

半導体装置の作製方法

Inventor:
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):2004088528
Publication number (International publication number):2004311984
Application date: Mar. 25, 2004
Publication date: Nov. 04, 2004
Summary:
【課題】 本発明は、低コストを実現し、アスペクト比が高いコンタクトホールにカバレッジが良好な配線の形成や配線容量の低減、多層配線の形成が可能な半導体装置の作製方法の提供を課題とする。【解決手段】 本発明は、開口部が形成された有機絶縁膜に接するようにバリア性を有する第1の導電膜を形成し、第1の導電膜に接するようにアルミニウムを含む第2の導電膜を形成する。又は、開口部が形成された有機絶縁膜に接するように窒化膜を形成し、窒化膜の下層の半導体膜又は導電膜が露出するように窒化膜をパターニングし、窒化膜に接するようにバリア性を有する第1の導電膜を形成し、第1の導電膜に接するようにアルミニウムを含む第2の導電膜を形成する。その後、減圧又は常圧下で選択的な加熱処理を行って、第2の導電膜の平坦化を行うことを特徴とする半導体装置の作製方法を提供する。【選択図】 図1
Claim (excerpt):
開口部が形成された有機絶縁膜に接するように、バリア性を有する第1の導電膜を形成し、 前記第1の導電膜に接するように、アルミニウムを含む第2の導電膜を形成し、 減圧又は常圧下で、選択的な加熱処理を行って、前記第2の導電膜の平坦化を行うことを特徴とする半導体装置の作製方法。
IPC (8):
H01L21/3205 ,  H01L21/02 ,  H01L21/336 ,  H01L21/768 ,  H01L21/8238 ,  H01L27/08 ,  H01L27/092 ,  H01L29/786
FI (9):
H01L21/88 K ,  H01L21/02 Z ,  H01L27/08 331E ,  H01L21/88 N ,  H01L21/90 A ,  H01L29/78 616K ,  H01L29/78 619A ,  H01L29/78 627B ,  H01L27/08 321F
F-Term (177):
2H092GA29 ,  2H092GA48 ,  2H092GA50 ,  2H092GA59 ,  2H092GA60 ,  2H092HA06 ,  2H092JA25 ,  2H092JA46 ,  2H092JB56 ,  2H092KB03 ,  2H092KB25 ,  2H092MA12 ,  2H092NA19 ,  2H092NA25 ,  5F033GG00 ,  5F033GG03 ,  5F033GG04 ,  5F033HH04 ,  5F033HH07 ,  5F033HH08 ,  5F033HH10 ,  5F033HH11 ,  5F033HH12 ,  5F033HH17 ,  5F033HH18 ,  5F033HH19 ,  5F033HH20 ,  5F033HH21 ,  5F033HH23 ,  5F033HH27 ,  5F033HH29 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033HH35 ,  5F033JJ01 ,  5F033JJ04 ,  5F033JJ08 ,  5F033JJ10 ,  5F033JJ11 ,  5F033JJ12 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ23 ,  5F033JJ27 ,  5F033JJ29 ,  5F033JJ32 ,  5F033JJ33 ,  5F033JJ34 ,  5F033KK01 ,  5F033KK04 ,  5F033KK08 ,  5F033KK10 ,  5F033KK11 ,  5F033KK12 ,  5F033KK18 ,  5F033KK19 ,  5F033KK21 ,  5F033KK23 ,  5F033KK27 ,  5F033KK29 ,  5F033KK32 ,  5F033KK33 ,  5F033KK34 ,  5F033KK35 ,  5F033MM05 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033QQ03 ,  5F033QQ04 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ16 ,  5F033QQ19 ,  5F033QQ25 ,  5F033QQ33 ,  5F033QQ37 ,  5F033QQ73 ,  5F033QQ75 ,  5F033QQ82 ,  5F033QQ83 ,  5F033QQ85 ,  5F033QQ98 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR09 ,  5F033RR11 ,  5F033RR21 ,  5F033RR22 ,  5F033RR23 ,  5F033RR25 ,  5F033SS08 ,  5F033SS11 ,  5F033SS15 ,  5F033SS22 ,  5F033TT07 ,  5F033VV15 ,  5F033XX01 ,  5F033XX24 ,  5F048AC04 ,  5F048BA14 ,  5F048BA16 ,  5F048BB06 ,  5F048BB09 ,  5F048BB12 ,  5F048BC06 ,  5F048BC16 ,  5F048BF02 ,  5F048BF07 ,  5F048BF12 ,  5F048BF16 ,  5F048BG05 ,  5F048DA19 ,  5F110AA02 ,  5F110AA04 ,  5F110BB02 ,  5F110BB04 ,  5F110BB06 ,  5F110BB07 ,  5F110CC02 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD05 ,  5F110DD15 ,  5F110DD17 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE09 ,  5F110EE14 ,  5F110FF28 ,  5F110GG01 ,  5F110GG02 ,  5F110GG13 ,  5F110GG25 ,  5F110GG43 ,  5F110GG45 ,  5F110GG47 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ23 ,  5F110HL01 ,  5F110HL03 ,  5F110HL04 ,  5F110HL05 ,  5F110HL06 ,  5F110HL08 ,  5F110HL11 ,  5F110HL23 ,  5F110HL27 ,  5F110HM15 ,  5F110NN03 ,  5F110NN04 ,  5F110NN05 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN27 ,  5F110NN34 ,  5F110NN35 ,  5F110NN36 ,  5F110NN71 ,  5F110NN72 ,  5F110NN73 ,  5F110PP01 ,  5F110PP02 ,  5F110PP03 ,  5F110PP34 ,  5F110QQ09 ,  5F110QQ19
Patent cited by the Patent:
Cited by applicant (1)
  • 半導体装置の製造方法
    Gazette classification:公開公報   Application number:特願平8-293380   Applicant:ソニー株式会社
Cited by examiner (7)
Show all

Return to Previous Page