半導体装置およびその製造方法、半導体集積回路およびその製造方法

Inventor： , ,
Applicant, Patent owner：
Agent (1)：伊東忠彦
Gazette classification：公開公報
Application number (International application number)：1999042291
Publication number (International publication number)：2000188383
Application date： Feb. 19, 1999
Publication date： Jul. 04, 2000
Summary：

【要約】【課題】 DRAMにおいてメモリセル領域と周辺領域との間の段差を減少させ、周辺領域にキャパシタを有するアナログ回路を、集積密度を犠牲にすることなく、また工程数を増加させることなく形成する。【解決手段】メモリセルキャパシタを形成するに先立ち、層間絶縁膜の周辺領域対応部分を保護し、メモリセル領域対応部分をエッチバックしておく。また、周辺回路中のキャパシタを、メモリセル領域のコンタクトホールにおいて側壁絶縁膜を形成する絶縁膜により形成する。

Claim (excerpt)：

第1の領域と第2の領域とが画成された基板と、前記基板上に、前記第1および第2の領域を覆うように形成された層間絶縁膜と、前記第1の領域中において前記層間絶縁膜上に形成されたキャパシタと、前記第1の領域中には、前記第2の領域との境界部に沿って、前記層間絶縁膜中に、前記第2の領域における前記層間絶縁膜の表面よりも低い溝面で画成される段差部とを含むことを特徴とする半導体装置。

IPC (4)：

H01L 27/108 , H01L 21/8242 , H01L 21/8234 , H01L 27/06

FI (3)：

H01L 27/10 681 F , H01L 27/06 102 A , H01L 27/10 621 B

F-Term (27)：

5F048AB01 , 5F048AC01 , 5F048AC03 , 5F048BA01 , 5F048BC06 , 5F048BE02 , 5F048BF02 , 5F048BG01 , 5F048BG12 , 5F048BG14 , 5F083AD22 , 5F083AD42 , 5F083JA04 , 5F083KA01 , 5F083MA02 , 5F083MA06 , 5F083MA20 , 5F083NA01 , 5F083NA02 , 5F083PR05 , 5F083PR12 , 5F083PR21 , 5F083PR36 , 5F083PR39 , 5F083PR40 , 5F083ZA12 , 5F083ZA28

Patent cited by the Patent：

Cited by examiner (7)

半導体記憶装置およびその製造方法
Gazette classification：公開公報 Application number：特願平5-317844 Applicant：松下電器産業株式会社
半導体記憶装置及びその製造方法
Gazette classification：公開公報 Application number：特願平9-248167 Applicant：株式会社日立製作所
半導体記憶装置及びその製造方法
Gazette classification：公開公報 Application number：特願平8-081626 Applicant：三菱電機株式会社

Show all

Return to Previous Page