Pat
J-GLOBAL ID：200903012879895654

半導体集積回路、半導体集積回路の製造方法、半導体素子部材、電気光学装置、電子機器

Inventor：
近藤 貴幸

About 近藤 貴幸


Applicant, Patent owner：
セイコーエプソン株式会社

About セイコーエプソン株式会社


Agent (1)： 渡邊 隆 (外2名)
Gazette classification：公開公報
Application number (International application number)：2001398200
Publication number (International publication number)：2003197881
Application date： Dec. 27, 2001
Publication date： Jul. 11, 2003
Summary：
【要約】【課題】 半導体素子が形成される半導体基板の利用率を向上させ、集積回路の製造プロセスにおける無駄を低減する半導体集積回路、半導体集積回路の製造方法、半導体素子部材、電気光学装置、電子機器を提供する。【解決手段】 半導体の基板10上に半導体デバイス(半導体素子)13を形成し、基板10における表層であって半導体デバイス(半導体素子)13を含む機能層12のみを、微小タイル形状に、当該基板10から切り離す。
Claim (excerpt)：
半導体基板に半導体素子を形成し、前記半導体基板における表層であって前記半導体素子を含む機能層のみを当該半導体基板から切り離す、ことを特徴とする半導体集積回路の製造方法。
IPC (10)：
H01L 27/12 ,  H01L 21/306 ,  H01L 21/331 ,  H01L 21/336 ,  H01L 21/338 ,  H01L 27/15 ,  H01L 29/737 ,  H01L 29/778 ,  H01L 29/786 ,  H01L 29/812
FI (6)：
H01L 27/12 B ,  H01L 27/15 A ,  H01L 29/78 627 D ,  H01L 29/72 H ,  H01L 29/80 H ,  H01L 21/306 C
F-Term (24)：
5F003AZ03 ,  5F003AZ07 ,  5F003BA23 ,  5F003BF06 ,  5F003BM02 ,  5F043AA15 ,  5F043AA16 ,  5F043BB10 ,  5F043DD25 ,  5F102FA10 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ10 ,  5F102GQ01 ,  5F110AA30 ,  5F110BB02 ,  5F110DD01 ,  5F110DD03 ,  5F110DD04 ,  5F110DD05 ,  5F110GG02 ,  5F110GG12 ,  5F110QQ16
Patent cited by the Patent：
Cited by examiner (15)
Show all

Return to Previous Page

TOP

BOTTOM