Pat
J-GLOBAL ID:200903015059771208
半導体集積回路装置およびその製造方法
Inventor:
,
,
,
,
,
Applicant, Patent owner:
Agent (1):
伊東 忠彦
Gazette classification:公開公報
Application number (International application number):2005004405
Publication number (International publication number):2006196549
Application date: Jan. 11, 2005
Publication date: Jul. 27, 2006
Summary:
【課題】 CMOSを基板上に有する半導体集積回路装置において、pMOSトランジスタにおいてSiGe混晶層よりなる圧縮応力発生源を、基板中、前記pMOSトランジスタのチャネル領域に可能な限り近接させて配置し、同時にnMOSトランジスタにおいて、ソース/ドレイン拡散領域の間に充分な距離を確保してリーク電流の発生を抑制する。【解決手段】 pMOSトランジスタのゲート電極側壁絶縁膜を、HF耐性を有する膜により形成し、pMOSトランジスタの素子領域に前記p型SiGe混晶層がエピタキシャル成長するトレンチを、前記pMOSトランジスタのチャネル領域に近接して形成すると同時に、nMOSトランジスタ領域においては、ゲート電極の側壁絶縁膜の外側にさらに別の側壁絶縁膜を形成し、基板中にイオン注入により形成されるn型ソース/ドレイン領域の間に充分な距離を確保する。【選択図】 図2
Claim (excerpt):
素子分離構造により、第1の素子領域と第2の素子領域とを画成されたシリコン基板と、
前記第1の素子領域上に形成されたnチャネルMOSトランジスタと、
前記第2の素子領域上に形成されたpチャネルMOSトランジスタとよりなる半導体集積回路装置であって、
前記nチャネルMOSトランジスタは、
第1の側壁絶縁膜を両側壁面上に有する第1のゲート電極と、
前記第1の素子領域中、前記第1の側壁絶縁膜の外側に形成されたn型ソースおよびドレイン拡散領域を含み、
前記pチャネルMOSトランジスタは、
第2の側壁絶縁膜を両側壁面上に有する第2のゲート電極と、
前記第2の素子領域中、前記第2の側壁絶縁膜の両側に形成されたp型ソースおよびドレイン拡散領域と、
前記第2の素子領域中、前記第2の側壁絶縁膜の両側に、それぞれ前記p型ソースおよびドレイン拡散領域内に含まれるように形成されたトレンチを充填するように、前記シリコン基板に対してエピタキシャルに形成された第1および第2のSiGe混晶層領域と
を含み、
前記第1および第2のSiGe混晶層領域の各々は、これに対応する前記第2の側壁絶縁膜の表面に対して自己整合する位置関係に形成されており、
前記第1の素子領域中における前記n型ソース拡散領域と前記n型ドレイン拡散領域との間の距離は、前記第2の素子領域中における前記p型ソース拡散領域と前記p型ドレイン拡散領域との間の距離よりも、前記それぞれの拡散領域の下端部で比較した場合、大きいことを特徴とする半導体集積回路装置。
IPC (2):
H01L 21/823
, H01L 27/092
FI (2):
H01L27/08 321E
, H01L27/08 321C
F-Term (23):
5F048AA08
, 5F048AC03
, 5F048BA01
, 5F048BA14
, 5F048BB04
, 5F048BB06
, 5F048BB07
, 5F048BB08
, 5F048BB11
, 5F048BB12
, 5F048BB13
, 5F048BC01
, 5F048BC05
, 5F048BC18
, 5F048BE03
, 5F048BF06
, 5F048BG13
, 5F048DA04
, 5F048DA23
, 5F048DA24
, 5F048DA25
, 5F048DA27
, 5F048DA30
Patent cited by the Patent:
Cited by applicant (9)
-
米国特許第6621131号公報
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願2002-187437
Applicant:株式会社ルネサステクノロジ
-
MIS型FETおよびその製造方法
Gazette classification:公開公報
Application number:特願平7-221739
Applicant:日本電気株式会社
-
半導体装置およびその製造方法
Gazette classification:公開公報
Application number:特願平9-343975
Applicant:日本電気株式会社
-
多重膜よりなるスぺーサを有する半導体素子及びその製造方法
Gazette classification:公開公報
Application number:特願2001-398556
Applicant:三星電子株式会社
-
半導体装置の製造方法と半導体装置
Gazette classification:公開公報
Application number:特願2002-285372
Applicant:富士通株式会社
-
MOSトランジスタの製造方法
Gazette classification:公表公報
Application number:特願平10-515127
Applicant:シーメンスアクチエンゲゼルシヤフト
-
集積CMOS回路装置及びその製造方法
Gazette classification:公開公報
Application number:特願平9-276394
Applicant:シーメンスアクチエンゲゼルシヤフト
-
相補型半導体装置および相補型半導体装置の製造方法
Gazette classification:公開公報
Application number:特願2002-038262
Applicant:株式会社東芝
Show all
Cited by examiner (6)
-
半導体装置およびその製造方法
Gazette classification:公開公報
Application number:特願平9-343975
Applicant:日本電気株式会社
-
多重膜よりなるスぺーサを有する半導体素子及びその製造方法
Gazette classification:公開公報
Application number:特願2001-398556
Applicant:三星電子株式会社
-
半導体装置の製造方法と半導体装置
Gazette classification:公開公報
Application number:特願2002-285372
Applicant:富士通株式会社
-
MOSトランジスタの製造方法
Gazette classification:公表公報
Application number:特願平10-515127
Applicant:シーメンスアクチエンゲゼルシヤフト
-
集積CMOS回路装置及びその製造方法
Gazette classification:公開公報
Application number:特願平9-276394
Applicant:シーメンスアクチエンゲゼルシヤフト
-
相補型半導体装置および相補型半導体装置の製造方法
Gazette classification:公開公報
Application number:特願2002-038262
Applicant:株式会社東芝
Show all
Return to Previous Page