Pat
J-GLOBAL ID：200903016431561530

半導体装置及びその製造方法

Inventor：
牛膓 哲雄

About 牛膓 哲雄


Applicant, Patent owner：
ソニー株式会社

About ソニー株式会社


Gazette classification：公開公報
Application number (International application number)：1999216796
Publication number (International publication number)：2001044276
Application date： Jul. 30, 1999
Publication date： Feb. 16, 2001
Summary：
【要約】【課題】 チップ本体領域に形成される所定のトランジスタとこれに対応してスクライブライン領域に形成される1PC-TEG用のトランジスタとが同一の特性を有する半導体装置及びその製造方法を提供することを目的とする。【解決手段】 スクライブライン領域12に、1PC-TEG形成用のアクティブ領域22bが周囲を複数の幅の狭いトレンチ20bに囲まれて配置され、その余のスクライブライン領域12には複数の幅の狭いダミートレンチ20cが形成され、多数の長方形のダミーアクティブ領域22cが島状に設けられている。このために、このスクライブライン領域12におけるアクティブ面積率は、チップ本体領域10の回路形成領域16におけるアクティブ面積率と略等しくなっている。
Claim (excerpt)：
集積回路を形成するチップ本体領域と、前記チップ本体領域を区画するスクライブライン領域とを有し、前記チップ本体領域のアクティブ領域が複数のトレンチによって絶縁分離されており、前記スクライブライン領域にテスト素子形成用アクティブ領域が設けられている半導体装置であって、前記スクライブライン領域の前記テスト素子形成用アクティブ領域の周辺部に、複数のダミートレンチが形成され、前記複数のダミートレンチによってダミーアクティブ領域が複数の島状に分離されていることを特徴とする半導体装置。
IPC (2)：
H01L 21/76 ,  H01L 21/301
FI (2)：
H01L 21/76 N ,  H01L 21/78 L
F-Term (7)：
5F032AA34 ,  5F032AA44 ,  5F032AA45 ,  5F032AA77 ,  5F032BA01 ,  5F032BA08 ,  5F032DA78
Patent cited by the Patent：
Cited by examiner (6)
Show all

Return to Previous Page

TOP

BOTTOM