Pat
J-GLOBAL ID：200903016902757855

半導体記憶装置及びその製造方法

Inventor：
佐藤 康夫

About 佐藤 康夫


Applicant, Patent owner：
新日本製鐵株式会社

About 新日本製鐵株式会社


Agent (1)： 國分 孝悦
Gazette classification：公開公報
Application number (International application number)：1996274210
Publication number (International publication number)：1998107233
Application date： Sep. 25, 1996
Publication date： Apr. 24, 1998
Summary：
【要約】【課題】EEPROMとロジック回路を1チップに構成した時、ロジック回路部分ではSIMOX構造により高速動作を実現し、メモリセル部分では基板表面の結晶欠陥によるトンネル酸化膜の膜質劣化を防止する。【解決手段】周辺回路領域では、酸素イオン注入を行って埋め込み酸化物層3′を形成するが、メモリセル領域及び周辺回路領域の高耐圧領域では、その時、イオン注入マスクを施して、埋め込み酸化物層3′を形成しない。
Claim (excerpt)：
メモリセルが形成されたメモリセル領域とそれ以外の周辺回路領域とを有する半導体記憶装置において、前記周辺回路領域の少なくとも一部において、半導体基板の主表面から所定深さ位置に所定のトランジスタ素子のソース拡散層及びドレイン拡散層に接触した埋め込み絶縁層が設けられ、前記メモリセル領域には前記埋め込み絶縁層が設けられていないことを特徴とする半導体記憶装置。
IPC (5)：
H01L 27/115 ,  H01L 21/76 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (3)：
H01L 27/10 434 ,  H01L 21/76 R ,  H01L 29/78 371
Patent cited by the Patent：
Cited by examiner (11)
Show all

Return to Previous Page

TOP

BOTTOM