データ処理装置

Inventor： , , , ,
Applicant, Patent owner：
Agent (1)：富田和子
Gazette classification：公開公報
Application number (International application number)：1997013732
Publication number (International publication number)：1998207821
Application date： Jan. 28, 1997
Publication date： Aug. 07, 1998
Summary：

【要約】【課題】表示用フレームバッファとして主記憶の一部を用いることによるデータ処理装置の処理性能の劣化を軽減する。【解決手段】CPUバス310からメモリ200のアクセス要求が発生すると、メモリコントローラ400は、一旦、これを保持し、表示コントローラ560に実行中のメモリ200のアクセスの停止を要求し、メモリ200から既に成されたアクセスに対するデータが転送されるとこれを保持し、メモリ200に保持したCPUバス310からのアクセス要求を転送する。CPUバス310からのアクセスが終了すると、表示コントローラ560に停止させていたアクセスを再開させると共に保持したデータを渡す。

Claim (excerpt)：

CPUと、主記憶装置と、表示装置への表示を制御する表示制御装置とを備え、表示制御装置が読み出して表示装置に表示する表示データを格納するフレームバッファとして前記主記憶装置の記憶領域の一部を用いるデータ処理装置であって、主記憶装置に接続したメモリバスと、CPUに接続したCPUバスと、表示制御装置装置に接続したローカルバスに接続し、CPUの主記憶装置へのメモリアクセスシーケンスのCPUバスとメモリバス間における中継を行い、表示制御装置の主記憶装置へのメモリアクセスシーケンスのローカルバスとメモリバス間における中継を行うメモリコントローラを備え、前記メモリコントローラは、CPUバスとメモリバス間のメモリアクセスシーケンスの中継をローカルバスとメモリバス間のメモリアクセスシーケンスの中継に優先して行い、CPUバスのスループットによって制限される最大頻度で、CPUの主記憶装置へのメモリアクセスが発生した場合にも、前記表示装置への表示に必要となる表示制御装置の主記憶装置へのメモリアクセスの頻度が確保されるように、前記メモリバスのスループットは、前記CPUバスのスループットより大きく設定されていることを特徴とするデータ処理装置。

IPC (3)：

G06F 13/18 510 , G09G 5/00 555 , G09G 5/00

FI (3)：

G06F 13/18 510 A , G09G 5/00 555 P , G09G 5/00 555 J

Patent cited by the Patent：

Cited by applicant (9)

マルチプロセッサシステム
Gazette classification：公開公報 Application number：特願平5-185129 Applicant：株式会社東芝
メモリ制御方法及び装置
Gazette classification：公開公報 Application number：特願平6-105782 Applicant：キヤノン株式会社
画像処理回路
Gazette classification：公開公報 Application number：特願平4-121482 Applicant：三洋電機株式会社

Show all

Cited by examiner (3)

マルチプロセッサシステム
Gazette classification：公開公報 Application number：特願平5-185129 Applicant：株式会社東芝
メモリ制御方法及び装置
Gazette classification：公開公報 Application number：特願平6-105782 Applicant：キヤノン株式会社
画像処理回路
Gazette classification：公開公報 Application number：特願平4-121482 Applicant：三洋電機株式会社

Return to Previous Page