Pat
J-GLOBAL ID：200903017442095464
半導体装置の製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
鈴木 俊一郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1999321903
Publication number (International publication number)：2001144140
Application date： Nov. 12, 1999
Publication date： May. 25, 2001
Summary：
【要約】【課題】 樹脂封止半導体装置の製造時に、ボイドの発生を防止し、信頼性の高い製品を効率良く製造しうる方法を提供すること。【解決手段】本発明に係る半導体装置の製造方法は、表面に回路が形成された半導体ウエハの回路面に、接着性薄膜層を形成し、該半導体ウエハを、回路毎に個別のチップに切断分離し、該個別のチップを該接着性薄膜層を介して、チップ搭載用基板の所定位置に載置し、該個別のチップと該チップ搭載用基板との導通を確保しながら該個別のチップを該チップ搭載用基板に接着固定することを特徴としている。
Claim (excerpt)：
表面に回路が形成された半導体ウエハの回路面に、接着性薄膜層を形成し、該半導体ウエハを、回路毎に個別のチップに切断分離し、該個別のチップを該接着性薄膜層を介して、チップ搭載用基板の所定位置に載置し、該個別のチップと該チップ搭載用基板との導通を確保しながら該個別のチップを該チップ搭載用基板に接着固定することを特徴とする半導体装置の製造方法。
IPC (3)：
H01L 21/60 311
, H01L 21/56
, H01L 21/301
H01L 21/60 311 S
, H01L 21/56 R
, H01L 21/78 A
5F044KK01
, 5F044LL07
, 5F044LL09
, 5F044LL11
, 5F044RR17
, 5F044RR18
, 5F061AA01
, 5F061CA05
, 5F061CA22
, 5F061CB13
Cited by applicant (5)
Show all
Cited by examiner (5)
Show all
Return to Previous Page
