Pat
J-GLOBAL ID:200903017620425627

断熱充電論理回路

Inventor:
Applicant, Patent owner:
Agent (1): 山川 政樹
Gazette classification:公開公報
Application number (International application number):1998249228
Publication number (International publication number):2000077994
Application date: Sep. 03, 1998
Publication date: Mar. 14, 2000
Summary:
【要約】【課題】 効率的に断熱充電論理を実現でき、また配線断面積も小さくでき、これらにより回路の低消費電力化と回路規模の縮小化を実現可能にする。【解決手段】 時刻t=0において、BDD論理回路の各nチャネル型MOSFET8のゲートに入力電圧*A、*B,*C,A,B,Cをそれぞれ入力する。次に、電力再利用型電源10の出力電圧を緩やかに上昇させる。これにより、BDD論理回路を断熱充電する。この充電により論理演算が行われ出力信号が得られる。そして、この断熱充電の後、電力再利用型電源10の出力電圧を緩やかに下降させる。この時、BDD論理回路内に蓄えられた電荷が電力再利用型電源10に再び戻される。BDD論理回路の出力電位がLowになった後の時刻t=Tにおいて、次の入力信号をゲートに入力させる。以下、これを周期Tとして繰り返すことにより、断熱充電および電荷リサイクルを実行することが可能になる。
Claim (excerpt):
複数の論理素子からなる論理回路と、各論理素子のゲートに入力信号が与えられた後に前記論理回路に電源を供給して論理処理を行わせるとともに、前記論理処理が終了し前記論理素子のゲートに新たな入力信号が与えられる前に前記電源の供給を停止する電源部とを備えたことを特徴とする断熱充電論理回路。
IPC (3):
H03K 19/00 ,  H03K 19/0948 ,  H03K 19/20
FI (3):
H03K 19/00 A ,  H03K 19/20 ,  H03K 19/094 B
F-Term (19):
5J042BA00 ,  5J042CA09 ,  5J042CA14 ,  5J042CA15 ,  5J042CA21 ,  5J042DA01 ,  5J042DA02 ,  5J056AA00 ,  5J056BB17 ,  5J056BB57 ,  5J056CC00 ,  5J056CC14 ,  5J056DD13 ,  5J056DD28 ,  5J056DD51 ,  5J056FF10 ,  5J056HH03 ,  5J056HH04 ,  5J056KK01
Patent cited by the Patent:
Cited by examiner (8)
  • 断熱的ダイナミック予備充電ブースト回路
    Gazette classification:公開公報   Application number:特願平6-136633   Applicant:エイ・ティ・アンド・ティ・コーポレーション
  • 断熱性論理回路
    Gazette classification:公開公報   Application number:特願平8-075510   Applicant:エイ・ティ・アンド・ティ・アイピーエム・コーポレーション
  • CMOS回路
    Gazette classification:公開公報   Application number:特願平7-013282   Applicant:エイ・ティ・アンド・ティ・コーポレーション
Show all

Return to Previous Page