Pat
J-GLOBAL ID:200903019071009945
半導体装置およびその作製方法
Inventor:
,
,
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):1997282560
Publication number (International publication number):1999103067
Application date: Sep. 29, 1997
Publication date: Apr. 13, 1999
Summary:
【要約】【課題】 簡易な製造工程によって、量産性が高く、且つ、信頼性及び再現性の高い半導体装置を提供する。【解決手段】結晶構造を有する半導体層で形成されたボトムゲイト型の半導体装置の構成において、ソース/ドレイン領域を、第1の導電層(n+ 層)、それより高抵抗な第2の導電層(n- 層)及び真性または実質的に真性な半導体層(i層)からなる積層構造で構成する。この時、n- 層はLDD領域として機能し、i層は膜厚方向のオフセット領域として機能する。
Claim (excerpt):
複数のゲイト配線と、複数のソース配線と、各画素に配置されたボトムゲイト型薄膜トランジスタ及び画素電極に接続された補助容量とを有する画素マトリクス回路を備えた半導体装置であって、前記薄膜トランジスタのソース領域と、ドレイン領域と、少なくとも1つのチャネル形成領域とが形成される薄膜半導体層は、結晶構造を有し、前記ソース領域及びドレイン領域は、ゲイト絶縁膜に向かって少なくとも第1の導電層、当該第1の導電層よりも高抵抗な第2の導電層及び前記チャネル形成領域と同一導電型の第1の半導体層からなる積層構造を有し、前記第1及び第2の導電層に導電性を付与する不純物の濃度プロファイルは、前記第1の導電層から前記第2の導電層にかけて連続的に変化し、前記補助容量は、ゲイト配線と同一の導電膜でなる第1の電極と、前記第1の電極に接する誘電体と、前記誘電体に接し、前記チャネル形成領域と同一導電型の第2の半導体層でなる第2の電極とを有することを特徴とする半導体装置。
IPC (3):
H01L 29/786
, G02F 1/136 500
, H01L 21/336
FI (8):
H01L 29/78 616 U
, G02F 1/136 500
, H01L 29/78 612 Z
, H01L 29/78 617 J
, H01L 29/78 617 K
, H01L 29/78 618 G
, H01L 29/78 618 C
, H01L 29/78 627 G
Patent cited by the Patent:
Cited by examiner (11)
-
薄膜トランジスタ
Gazette classification:公開公報
Application number:特願平4-166674
Applicant:カシオ計算機株式会社
-
特開平3-114029
-
特開平3-159249
-
薄膜トランジスタおよびその製造方法
Gazette classification:公開公報
Application number:特願平7-351233
Applicant:カシオ計算機株式会社
-
特開平3-019371
-
多結晶シリコン薄膜トランジスタ
Gazette classification:公開公報
Application number:特願平4-018007
Applicant:日本電気株式会社
-
特開平4-154174
-
特開平4-365379
-
薄膜トランジスタ及びその製造方法
Gazette classification:公開公報
Application number:特願平6-146373
Applicant:三菱電機株式会社, 旭硝子株式会社
-
液晶表示装置およびその製造方法
Gazette classification:公開公報
Application number:特願平4-334700
Applicant:松下電器産業株式会社
-
CMOS薄膜半導体装置及びその製造方法
Gazette classification:公開公報
Application number:特願平7-266684
Applicant:株式会社日立製作所
Show all
Return to Previous Page