Pat
J-GLOBAL ID:200903020497074769

はんだ付け方法およびはんだ付け装置

Inventor:
Applicant, Patent owner:
Agent (1): 木村 正俊
Gazette classification:公開公報
Application number (International application number):2006215403
Publication number (International publication number):2008041980
Application date: Aug. 08, 2006
Publication date: Feb. 21, 2008
Summary:
【課題】 信頼性の高いフリップチップ接続を実現する。【解決手段】 フリップチップ接続される前の被処理物16は、空間110を隔てて互いに対向する中間基板100および半導体チップ102と、これらの間に介在する4つのスペーサ112と、を備えている。そして、この被処理物16は、まず、酸化膜除去工程において、水素ラジカルH*に晒される。これによって、各電極104,106およびはんだバンプ108の表面に形成されている酸化膜が、還元され、除去される。そして、続く位置合わせ工程において、スペーサ112が溶融され、中間基板100と半導体チップ102との位置合わせが行われる。さらに、接合工程において、はんだバンプ108が溶融され、はんだ付けされる。これらの工程は、低酸素雰囲気とされたチャンバ内で連続して行われるので、酸化の心配がなく、信頼性の高いフリップチップ接続を実現できる。【選択図】 図4
Claim (excerpt):
第1基板の第1主面および第2基板の第2主面を互いに対向させた状態で、該第1主面に形成されている第1電極および該第2主面に形成されている第2電極の少なくとも一方に付されたはんだによって該第1電極および該第2電極を互いに接合するはんだ付け方法において、 上記第1主面を水平にしかつ該第1主面を上方に向けた状態で上記第1基板を真空槽内に設置する第1基板設置工程と、 上記第1電極の真上に空間を隔てて上記第2電極が位置するように上記第2主面を水平にしかつ該第2主面を下方に向けた状態で上記第2基板を上記真空槽内に設置する第2基板設置工程と、 上記第1基板および上記第2基板が設置された上記真空槽内を排気して該真空槽内を低酸素雰囲気とする排気工程と、 上記低酸素雰囲気とされた上記真空槽内において上記第1電極および上記第2電極の表面を還元性ガスに晒すことによって該表面に形成されている酸化膜を除去する酸化膜除去工程と、 上記酸化膜除去工程に続いて上記低酸素雰囲気の状態が維持されている上記真空槽内において上記第2基板を真下に降下させることによって上記第1電極および上記第2電極を互いに重ね合わせる位置合わせ工程と、 上記位置合わせ工程に続いて上記低酸素雰囲気の状態が維持されている上記真空槽内において上記はんだを溶融することによって上記第1電極および上記第2電極を互いに接合する接合工程と、 を具備することを特徴とする、はんだ付け方法。
IPC (2):
H05K 3/34 ,  H05K 3/36
FI (5):
H05K3/34 507C ,  H05K3/36 B ,  H05K3/34 507J ,  H05K3/34 501Z ,  H05K3/34 501E
F-Term (22):
5E319AA03 ,  5E319AB05 ,  5E319BB05 ,  5E319CC33 ,  5E319CC58 ,  5E319CD04 ,  5E319CD26 ,  5E319CD60 ,  5E319GG03 ,  5E319GG09 ,  5E344AA01 ,  5E344AA22 ,  5E344BB02 ,  5E344BB06 ,  5E344CC13 ,  5E344CC24 ,  5E344CD38 ,  5E344CD40 ,  5E344DD03 ,  5E344DD11 ,  5E344EE23 ,  5E344EE26
Patent cited by the Patent:
Cited by applicant (5)
Show all
Cited by examiner (4)
Show all

Return to Previous Page